LAPORAN

PRAKTIKUM ELEKTRONIKA DASAR

TRANSISTOR EFEK MEDAN

( FIELD EFFECT TRANSISTOR )

Disusun Oleh :
Nama : Annisa Suci Andarini
NIM : 022000006

Elektronika Instrumentasi
Jurusan Teknofika Nuklir
Sekolah Tinggi Teknologi Nuklir
2020
A. JUDUL PRAKTIKUM
Transistor Efek Medan ( Field Effect Transistor )

B. TUJUAN
• Mengetahui karakteristik kontrol FET
• Mengetahui karakteristik keluaran

C. DASAR TEORI

FET ( Field Effect Transistor ) merupakan komponen aktif semikonduktor yang bekerja
berdasarkan pengontrolan arus dengan pengaruh medan listrik. Arus yang dimaksud adalah
arus yang mengalir dalam FET, dan besarnya bergantung medan listrik yang ditimbulkan
akibat pemberian bias pada FET tersebut. FET mempunyai 3 terminal Source, Gate dan
Drain, dalam hal khusus ada yang mempunyai 4 terminal, terminal yang satu dihubungkan
pada logam selubungnya. Menurut struktur bahan pembuatannya, FET terdiri dari 2 type :

drain

drain
nn
gate gate
pp p

n
nn
source

Gambar III-1. a.
FET saluran n Gambar III-1.
source b. Simbol FET saluran n

FET saluran- n dan FET saluran –p. Perilaku FET saluran-p adalah komplemen dari FET
saluran-n, sehingga semua tegangan dan arus dibalik Gambar III-1 berikut adalah FET
saluran-n dan simbolnya.

Prategangan pada FET

Catu daya VDD yang dipasang di antara drain dan source menimbulkan aliran elektron
bebas dari source ke drain. Karena elektron harus mengalir melalui saluran, sehingga arus
drain tergantung pada lebar saluran (gate).
 Lapisan pengosongan

drain

n
gate n
+D
p p
D VDD
- p p
VGG +D n _
D _ n
- _
_ source
D
_ D
_
D
D
Gambar III. a. Prategangan pada FET b. Depletion layer

Catu negatif VGG dipasang antara gate dan source menimbulkan lapisan pengosongan di
sekitar daerah p, yang mengakibatkan saluran penghantar menjadi menyempit. Jadi semakin
negatif VGG, saluran menjadi makin sempit karena lapisan pengosongan makin dekat satu
sama lain. Pada tegangan tertentu, lapisan pengosongan saling bersentuhan yang
mengakibatkan saluran penghantar terputus, atau arus drain putus. Tegangan gate yang
menimbulkan keadaan putus ini dilambangkan sebagai VP. Kurva daerah aktif (active
region) berada diantara tegangan minimum VP dan tegangan maksimum VDS(max). VP
minimum disebut pinchoff voltage dan tegangan maksimum VDS(max) disebut breakdown
voltage.

ID

Shorted gate
IDSS

Active region

VDS
VP VDS(max)

Gambar III-3 : Kurva untuk VGS=0 (Shorted Gate)

KURVA DRAIN

ID
VGS=0
10mA
VGS=-1
5,62 mA

VGS=-2
2,5 mA
VGS=-3
0,625 mA VDS
4 15 30

Gambar III-4 Kurva Drain

Gambar V-4 adalah kurva drain untuk FET dengan IDSS pada 10 mA, untuk VGS= 0V. VP
= 4 V dan VDS(max) = 30 V. Kurva berikutnya untuk VGS = -1 V, VGS = -2V dst. Untuk kurva
yang paling bawah, yaitu untuk VGS = -4V menurunkan arus drain ID  0, tegangan saat ini
disebut source cutoff volatge VGS(off).
Jika pada data sheet hanya diketahui VGS(off) maka harga tersebut juga menunjukkan
harga VP, yaitu :
VGS(off) = -VP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . (3.1)

Tegangan pinchoff adalah tegangan pada daerah perubahan dari kurva drain vertikal
tertinggi ke kurva horizontal. Daerah pada tegangan ini disebut ohmic region, disini sangat
penting karena pada saat ini terjadi perubahan menuju daerah aktif. Ohmic region sama
dengan daerah jenuh (saturation region) pada transistor. Pada saat ini tahanan FET adalah :

VP
RDS = . . . . . . . . . . . . . . . . . . . . . . . . . . . . . (3.2)
I DSS
D. ALAT DAN BAHAN
• Amperemeter
• Voltmeter
• Resistor (100 Ω, 220KΩ, 680Ω, 1kΩ, 500Ω)
• Transistor FET (BF245C)
• Dioda IN4007
• Kapasitor (100µF)
• Potensiometer

E. LANGKAH KERJA
Percobaan 1 (Karakteristik Kontrol FET)
+12V

Idrain A
A 100

680

BF245C
0… 12V
220K

V 100

0
VGS

Gambar Rangkaian Percobaan I

1. Buat rangkaian seperti gambar di atas
2. Atur tegangan gate-source Vgs sesuai harga yang diberikan dalam tabel dan ukur arus
drain Idrain. Catat hasilnya
3. Gambar grafik arus drain Idrain sebagai fungsi tegangan gate-source Vgs.
4. Nyatakan daerah linier pada karakteristik kontrol FET.
 Percobaan 2 (Karakteristik Keluaran FET)

0 … +12V

R
1K

IN4007
V1 1K
12V  Idrain
V2 A
BF245C
RV 220K
100F 500
V VDS
V
0 0

Gambar rangkaian percobaan 2

1. Bangun rangkaian sesuai gambar di atas

2. Dengan memutar RV atur tegangan V1 –4V. Atur tegangan drain-source Vds sesuai harga
yang diberikan dalam tabel dan ukur arus drain Idrain. Catat hasilnya.
3. Ulangi pengukuran menggunakan : V1 = -3V dan R = 470
V2 = -4V dan R = 100
4. Gambar grafik arus drain Idrain sebagai fungsi tegangan drain-source Vds pada tegangan gate
source Vgs tetap.

F. HASIL DATA DAN PEMBAHASAN

1. Percobaan 1 (Karakteristik Kontrol FET)

Berdasarkan hasil percobaan didapatkan hasil data sebagai berikut :

Tabel 1. Data percobaan karakteristik control FET

Vgs (Volt) -6 -5 -4,5 -4 -3,5 -3 -2,5 -2

Idrain (mA) 0 0 0 0 0 0 0 0

Vgs (Volt) -1,5 -1 -0,8 -0,6 -0,4 -0,2 0 1

Idrain (mA) 0 0 0,6µ 0,2 1,35 4 6 7

 Vgs (Volt) 2 3 4 5 6 7 8 9

Idrain (mA) 7 7 7 7 7 7 7 7

Dari data tersebut dapat digambarkan grafik sebagai berikut

Grafik 1. Karakteristik kontrol FET

Pada percobaan 1, grafik hubungan antara Vgs dengan Idrain, dimana Vgs yang diatur
mulai dari bernilai mines sampai seterusnya menunjukan nilai Idrain bermulai tetap 0 sampai
nilai Vgs -0,8 dam mendekati angka positif yang <1 mulai naik sampai nilai Vgs bernilai 1
dan nilai Idrain menunjukan nilai 7 mA dan sealu konstan walaupun nilai Vgs bertambah >1.
Jadi dapat dikatakan pula grafik nilai Idrain naik pada interval -1<Vgs<1. Id mulai mengalir
saat diberi tegangan Vgs>-1, dan mencapai maksimum saat Vgs>1 dan nilai Vgs tetap atau
selalu konstan saat sudah mencapai maksimum di 7mA. Hal ini sesuai dengan teori bahwa
Arus Output (Id) pada FET dikendalikan oleh Tegangan Input (Vg) FET.

2. Percobaan 2 (Karakteristik Keluaran FET)

Berdasarkan hasil percobaan didapatkan hasil data sebagai berikut :
Tabel 2. Data percobaan karakteristik keluaran FET
Vds
V1 = tetap 0 0,5 1 2 3 4 5 6 8 9 10 11
Volt
V1 = -4V Idrain
0 2,5µ 5µ 12µ 0,05 0,2 0,7 1,2 1,6 1,65 1,65 1,65
R = 1k mA
V1 = -3V Idrain
0 8µ 0,01 0,02 0,05 0,2 0,75 1,3 1,65 1,7 1,7 1,7
R= 470 mA
V1 = -2V Idrain
0 4µ 8µ 0,02 0,1 0,3 0,76 1,25 2,3 2,5 2,5 2,5
R= 100 mA
 Grafik 2. Karakteristik Keluaran FET

Pada percobaan 2, grafik hubungan antara Vds dengan Idrain dan Vgs(V1) tetap. Dengan
tegangan dibuat tetap dan dilakukan penambahan tegangan drain (Vds) maka arus drain yang
diperoleh semakin besar dengan bertambahnya tegangan drain (Vds) dan semakin kecil
tahanan beban (R beban ) semakin kecil maka Arus Drain (Id) juga semakin besar. Ini sesuai
dengan hukum ohm V=I.R dimana arus berbanding terbalik dengan tahanan beban (Rbeban),
dan berbanding lurus dengan tegangan baik tegangan Vds maupun Vgs. Ada ketidakrincian
atau gambar grafik yang sedikit bertentangan dengan grafik seharusnya. Hal ini terjadi
karena gambaran grafik yang kurang akurat karna pebandingan angka yang sangat kecil.

G. KESIMPULAN
1. FET ( Field Effect Transistor ) bekerja berdasarkan pengontrolan arus dengan pengaruh
medan listrik. Arus yang dimaksud adalah arus yang mengalir dalam FET, dan besarnya
bergantung medan listrik yang ditimbulkan akibat pemberian bias pada FET tersebut.
2. Pada percobaan karakteristik kontrol FET Idrain naik pada interval -1<Vgs<1, Id mulai
mengalir saat diberi tegangan Vgs>-1, dan mencapai maksimum saat Vgs>1
3. Semakin besar tegangan drain maka Arus drain (Idrain) juga bertambah besar.

H. DAFTAR PUSTAKA
Nugroho, dkk. 2014. Petunjuk Praktikum Elektronika Dasar, Yogyakarta