LABORATORIUM DASAR TEKNIK ELEKTRO

PROGRAM STUDI TEKNIK ELEKTRO

FAKULTAS TEKNIK UNIVERSITAS UDAYANA

PERCOBAAN III
Karakteristik dan Rangkaian Prasikap DC Field Effect Transistor

OLEH :

GEDE ESA AGRA SUMERTA

1905541007

PROGRAM STUDI TEKNIK ELEKTRO

FAKULTAS TEKNIK
UNIVERSITAS UDAYANA
2020
 PERCOBAAN III
Karakteristik dan Rangkaian Prasikap DC Field Effect Transistor

3.1 Tujuan Percobaan

1. Memeriksa serta menentukan jenis dari JFET (channel P atau channel N).
2. Meneliti dan mempelajari karakteristik JFET.
3. Meneliti dan mempelajari rangkaian JFET.
4.
3.2 Tinjauan Pustaka
3.2.1 Pengertian FET
Field Effect Transistor atau disingkat dengan FET adalah komponen
Elektronika aktif yang menggunakan Medan Listrik untuk mengendalikan
Konduktifitasnya. Field Effect Transistor (FET) dalam bahasa Indonesia disebut dengan
Transistor Efek Medan. Dikatakan Field Effect atau Efek Medan karena pengoperasian
transistor jenis ini tergantung pada tegangan (medan listrik) yang terdapat pada Input
Gerbangnya. FET merupakan Komponen Elektronika yang tergolong dalam keluarga
Transistor yang memilki Tiga Terminal Kaki yaitu Drain (G), Drain (D) dan Source (S).
Ada dua jenis transistor FET yaitu JFET (Junction FET) dan MOSFET (Metal-
Oxide Semiconductor FET). Pada dasarnya kedua jenis transistor memiliki prinsip kerja
yang sama, namun tetap ada perbedaan yang mendasar pada struktur dan
karakteristiknya.
3.2.2 Konstruksi FET (Field Effect Transistor)
Konstruksi secara fisik dan simbul FET ditunjukkan gambar berikut:

Gambar 3.1 Konstruksi Fisik FET dan Simbol FET

FET memiliki tiga terminal yaitu Source(S), Drain (D), dan Gate (G). Source
adalah terminal tempat pembawa muatan mayoritas masuk ke kanal untuk menyediakan
arus melalui kanal. Drain adalah terminal arus meninggalkan kanal. Gate adalah
elektroda yang mengontrol konduktansi antara Source dan Drain. Sinyal input diberikan
pada terminal Drain. Sedangkan Substrat atau umumnya dihubungkan dengan Source.
Material pada substrat biasanya netral atau didoping sedikit.
 Umumnya sinyal input diberikan pada terminal Gate. Dalam rangkaian input,
terminal Gate dan kanal bertindak seolah-olah bagai kapasitor plat sejajar, dan
konduktivitas kanal dapat diubah oleh tegangan Gate terhadap Source. Untuk kanal-n,
tegangan positif pada Gate menginduksi muatan negatif pada kanal sehingga ada aliran
elektron dari Source ke Drain.
JFET adalah perangkat semikonduktor tiga terminal yang dapat digunakan
sebagai saklar elektronik dikontrol , amplifier , atau resistor tegangan dikendalikan.
Junction FET atau sering disingkat dengan JFET memiliki 2 tipe berdasarkan tipe bahan
semikonduktor yang digunakan pada saluran atau kanalnya. JFET tipe N-Channel (Kanal
N) terbuat dari bahan Semikonduktor tipe N dan P-Channel (Kanal P) yang terbuat dari
Semikonduktor tipe P
3.2.3 Simbol JFET (Junction Field-Effect Transistor)

(a) (b)
Gambar 3.2 Simbol JFET (a) Kanal-N dan (b) Kanal-P
Simbol JFET (Junction Field-Effect Transistor) untuk kanal-N dan kanal-P
ditunjukkan pada gambar diatas. Dalam simbol tersebut, arah tanda panah pada gate
merupakan arah arus pada persambungan seandainya diberi bias maju. Daerah kerja JFET
adalah bila persambungan tersebut diberi bias mundur. Oleh karena itulah, maka arus
gate IG adalah nol (sangat kecil) dan akibatnya resistansi input dari JFET adalah tinggi
sekali (dalam orde puluhan MΩ).
3.2.4 Konstruksi JFET (Junction Field-Effect Transistor)

(a) (b)
Gambar 3.3 Konstruksi Dasar Komponen JFET (a) Kanal-N dan (b) Kanal-P
 Konstruksi dasar komponen JFET (Junction Field-Effect Transistor) kanal-N
adalah seperti pada gambar 5.3(a). Terlihat bahwa sebagian besar strukturnya terbuat dari
bahan tipe-N yang membentuk kanal. Bagian atas dari kanal dihubungkan ke terminal
yang disebut drain (D) dan bagian bawah dihubungkan ke terminal yang disebut source
(S). Pada sisi kiri dan kanan dari kanal-N dimasukkan bahan tipe-P yang dihubungkan
bersama-sama ke terminal yang disebut dengan gate (G).
Konstruksi dasar komponen JFET kanal-P adalah seperti gambar 5.3(b).
Sebagian besar struktur terbuat dari bahan tipe-P, ini disebut kanal. Bagian atas dari kanal
yang dihubungkan ke terminal disebut drain (D) dan bagian bawah yang dihubungkan
dengan terminal disebut source (S). Pada sisi kanan kiri dan kanan dari kanal-P
dimasukkan bahan tipe-N yang dihubungkan bersama-sama ke terminal yang disebut
dengan gate (G).

3.2.5 Prinsip Kerja

Pada JFET tipe-P jika tegangan pada gate-source adalah VGS = 0V dan pada
terminal source diberikan tegangan positif, maka arus akan mengalir dari source ke drain
dengan besar maksimum untuk kerja yang masih aman (I DSS) dan JFET berada pada posisi
On atau pada active region. Jika tegangan pada gate dinaikkan maka arus yang mengalir
dari source ke drain akan berkurang sesuai nilai tegangan pada V GS. Pada suatu titik,
dimana tegangan VGS terus bertambah dan arus yang mengalir melalui kanal terus
berkurang. Sehingga pada akhirnya VGS mencapai nilai tertentu dan arus sama sekali tidak
mengalir, tegangan VGS ini disebut tegangan cut-off.
Untuk prinsip kerja JFET kanal-N hampir sama dengan kanal-P bedanya di
kanal-N pada saat VGS adalah 0, untuk mengalirkan arus drain diberi tegangan positif.
Untuk mengontrol arus VGS diberi tegangan negatif, semakin negatif maka semakin lemah
arus yang mengalir. Tegangan cut-off adalah yang paling negatif.
Prinsip kerja seperti ini ditunjukkan pada gambar 5.3.

(a) (b)
 Gambar 3.4 Prinsip Kerja Komponen JFET (a) Kanal-N dan (b) Kanal-P

3.2.6 Karakteristik JFET

3.2.6.1 Kurva Karakteristik Drain

Kurva karakteristik drain menyatakan besar arus drain (ID) yang terjadi
terhadap tegangan drain-source (VDS). Pada saat tegangan gate 0V, serta. Besarnya
resistansi saluran ini dapat diubah dengan memberi tegangan pada gate, sehingga JFET
biasa disebut juga sebagai resistor terkendali tegangan. Setelah mencapai nilai tegangan
tertentu pertambahan arus berhenti dan I D menjadi konstan meskipun tegangan VDS terus
ditambah. Tegangan pada saat arus berhenti bertambah (titik B) dinamakan
tegangan pinch-off (VP).  Apabila tegangan ini ditambah terus maka pada suatu saat
ID akan mulai bertambah dengan sangat cepat dengan sedikit pertambahan tegangan V DS.
Keadaan ini dinamakan breakdown (dadal). Biasanya JFET beroperasi pada daerah arus
tetap. Rangkaian untuk memperoleh karakteristik JFET ditunjukkan pada gambar 5.4 (a)
sedangkan kurva karakteristik drain ditunjukkan pada gambar 5.4 (b).

(a) (b)

Gambar 3.5 (a) Rangkaian Bias Karakteristik JFET (b) Karakteristik Arus Drain
Terhadap Tegangan VDS

Apabila gate diberi tegangan positif ,maka nilai konstan arus drain ID akan
berkurang. Semakin positif tegangan gate maka arus drain akan semakin berkurang,
sehingga suatu saat akan tercapai harga tegangan dimana arus drain menjadi
nol. Tegangan VGS yang menyebabkan arus drain menjadi nol disebut tegangan cut-off
(VGS(off)). JFET harus dioperasikan pada daerah antara V GS = 0 dan VGS(off).
 Pada JFET VGS(off)  dan VP selalu sama besarnya, hanya tandanya yang berbeda.
Dalam lembaran data (datasheet) biasanya hanya mencantumkan salah satu antara
VGS(off) atau VP.

3.2.6.2 Kurva Transkonduktansi JFET

 Karakteristik transkonduktansi JFET berhubungan langsung dengan karakteristik
drain. Keduanya memiliki sumbu Y yang sama yaitu arus drain (ID), seperti ditunjukkan
pada gambar 5.6. Kurva ini tidak berupa garis lurus, yang menyatakan bahwa hubungan
antara arus keluaran dan tegangan masukan tidak linier. Jadi transkonduktansi adalah
kurva yang menunjukkan perbandingan antara arus drain (ID) dengan tegangan gate-
source (VGS).

(a) (b)
Gambar 3.6 Kurva Transkonduksi JFET (a) Kanal-N dan (b) Kanal-P

Transkonduktansi adalah besaran AC, sehingga nilainya berbeda untuk setiap

titik kurva, dan bisa dihitung dengan perubahan kecil pada arus drain (ID) dibagi dengan
perubahan kecil pada tegangan gate-source (VGS), jika dirumuskan adalah sebagai berikut
: [16, Wasito, Vademekum Elektronika]
∆ ID
gm = ...................................................(5.1)
∆ V GS
Jika ditulis dalam notasi AC, maka :
Id
gm = ....................................................(5.2)
V gs

3.2.7 Metode Pembiasan JFET

3.2.7.1 Pembiasan Sendiri (Self Biasing)
  Membias JFET relatif mudah. Untuk menetapkan reverse bias bagi gate, dapat
dengan menggunakan cara pembiasan sendiri. Gate dibias 0V dengan resistor RG yang
dihubungkan dengan ground. Meskipun akan terjadi arus bocor yang sangat kecil pada
RG, akan tetapi dapat diasumsikan bahwa tidak ada arus pada R G sehingga tidak ada
tegangan jatuh pada RG. Kegunaannya adalah untuk menetapkan agar tegangan gate 0 V
tanpa dipengaruhi oleh sinyal AC yang akan diumpankan nantinya.
Untuk mendapatkan tegangan negatif pada gate dapat dibuat dengan
menerapkan tegangan positif pada source. Pada N-channel JFET, ID akan menghasilkan
sebuah tegangan jatuh pada R S, sehingga terminal source menjadi positif terhadap
ground. Karena VG = 0 V dan VS = ID × RS, maka tegangan gate-source adalah sebagai
berikut : [5,Boylestad, Electronic Devices and Circuit Theory]
VGS = VG – VS = 0 – (ID × RS)..........................................(5.3)
sehingga 
VGS = -ID × RS.....................................................(5.4)
Hasil ini menunjukkan bahwa tegangan gate-source adalah negatif, sehingga merupakan
reverse bias. Tegangan drain terhadap ground ditentukan sebagai berikut :
VD = VDD - IDRD.................................................(5.5)
Karena VS = ID × RS, maka tegangan drain-source dapat dihitung sebagai berikut :
VDS = VD - VS.....................................................(5.6)
VDS = VDD – (ID × (RD + RS))...............................(5.7)

3.2.7.2 Bias Pembagi Tegangan

Cara pembiasan yang lain adalah dengan memberikan tegangan gate melalui
rangkaian pembagi tegangan. Karena JFET harus dibias dengan tegangan gate-source
yang negatif, maka diperlukan resistansi yang lebih besar sebagai resistansi source.
[5,Boylestad-Electronic Devices and Circuit Theory]
RG 2
V G= V ........................................(5.8)
RG 1+ R G 2 DD
Dalam keadaan normal, tegangan source harus sama atau lebih besar daripada
tegangan gate. Arus drain (ID) mengalir melalui RD dan RS. Karena ID tergantung pada
transkonduktansi dari JFET, maka nilai yang tepat dari V D dan VS tidak dapat ditentukan
dari rangkaian sendiri. Umumnya pada rangkaian amplifier linear JFET dibuat
sedemikian rupa agar harga VDS antara 25% sampai dengan 50% dari VCC.
3.3 Alat Percobaan
1. Laptop
2. Aplikasi Proteus
3. Multism
4.
3.4 Cara Kerja
3.4.1 Konfigurasi Pembagi Tegangan

Dengan menggunakan lembaran data (datasheet) dari FET atau komponen lainnya
yang bersangkutan [ g min, g max, & g rata-rata], simulasikan gambar rangkaian di
bawah ini, sehingga besaran-besaran prasikap DC pada konfigurasi penguat ini
diketahui !

3.4.1.1 Data Sheet FET

 Gambar 3.7 Data sheet FET
3.4.1.2 Simulasi Rangkaian

4
5 Gambar 3.8. Konfigurasi pembagi tegangan

3.4.1.3 Hasil Data

Tabel 3.1 Konfigurasi Pembagi Tegangan

Jenis FET IDSS Vp Pengukuran Perhitungan

VG VGS ID VDS VG VGS ID VDS
2N3822 10 -6 V 2,43 -0,066 4,089 9,325 2,365 -1,33 6,06 4,1834
mA V V mA V V V mA V

Untuk mencari hasil perhitungan dapat dijabarkan seperti berikut :

 Perhitungan VG

R 2.VDD
VG=
R 1+ R 2
11 M .20
VG=
82 M +11 M
220
VG= =2,365 V
82 M +1193
 Perhitungan VGS

( IDSSVp. RS )VGS +(1− 2. IDSS

2
2

Vp
. RS
)VGS + IDSS . RS−VG=0
2
 10 .610 2. 10 .610
( (−6) 2) 2
(
VGS + 1−
−6❑ )
VGS +10. 610−2,365=0

( 6,136 ) VGS +(1+ 12,2

2

6 )❑VGS +6,1−2,365=0

( 0,17 ) VGS 2+ ( 3,03 ) VGS +3,735=0

Dengan menggunakan rumus ABC sehingga didapatkan
VGS 1 = -16,5 V
VGS 2 = -1,33 V
Diantara dua harga VGS tersebut yang memenuhi syarat sebagai VGS adalah VGS 2 =
-1,33 Volt karena terletak antaranilai 0 hingga Vp = - 6 Volt.
 Perhitungan ID

VG−VGS
ID=
RS
2,365−(−1,33 )
ID=
610
2,365+1,33
ID= =6,06 mA
610
 Perhitungan VDS
VDS=VDD−ID ( RD+ RS )
VDS=20−6,06 mA ( 2 k +610 )
VDS=20−0,00606 ( 2610 )=4,1834 V

Jadi terdapat selisih nilai antara pengukuran dan perhitungan yakni pada VG
sebesar 0,065 V, VGS sebesar 1,264 V, ID sebesar 1,971 mA, dan pada VDS sebesar
5,142 V. Selisih ini bisa disebabkan kesalahan dalam melakukan pengukuran atau
aplikasi yang digunakan memiliki tingkat kesalahan tertentu.

3.4.2 FET sebagai Switch

Dengan menggunakan lembaran data (datasheet) dari FET atau komponen lainnya
yang bersangkutan [ g min, g max, & g rata-rata], simulasikan gambar rangkaian di
atas [dengan catatan RD 2KΩ diganti dengan komponen Relay beserta dioda
pengaman arus balik relay, yang mana R Coil relay rata-rata 400 Ω] , sehingga
besaran-besaran prasikap DC pada konfigurasi FET sebagai Switch ini diketahui
& FET sebagai Switch bisa berfungsi dengan baik !
3.4.2.1 Simulasi FET Sebagai Switch
RL1(C1)

RL1
12V
D1
DIODE

RL1(COM)

R1 R2

+10.0
mA
1k 1k

D2 D3
LED-BLUE LED-GREEN
RV1
Q1
2N3819 +7.98
0.00 Volts
0%

mA

1k

+10.0
mA

+0.00
Volts
BAT1
20V

Gambar 3.9. Simulasi FET sebagai Switch potensio = 0 ohm

RL1(C1)

RL1
12V
D1
DIODE

RL1(COM)

R1 R2
+20.7
mA

1k 1k

D2 D3
LED-BLUE LED-GREEN
RV1
Q1
2N3819 +3.70
+24.3 Volts
25%

mA

1k
+45.1
mA

+0.44
Volts
BAT1
20V

Gambar 3.10 . Simulasi FET sebagai Switch potensio = 250 ohm

 RL1(C1)

RL1
12V
D1
DIODE

RL1(COM)

R1 R2

+21.1
mA
1k 1k

D2 D3
LED-BLUE LED-GREEN
RV1
Q1
2N3819 +3.57
+38.2

50%
Volts
mA

1k

+59.3
mA
+0.45
Volts
BAT1
20V

Gambar 3.11. Simulasi FET sebagai Switch potensio = 500 ohm

RL1(C1)

RL1
12V
D1
DIODE

RL1(COM)

R1 R2
+21.6
mA

1k 1k

D2 D3
LED-BLUE LED-GREEN
RV1
Q1
2N3819 +3.36
+77.5
75%

Volts
mA

1k
+99.1
mA

+0.47
Volts
BAT1
20V

Gambar 3.12. Simulasi FET sebagai Switch potensio = 750 ohm

3.4.2.2 Hasil Data

Tabel 3.2. FET sebagai switch

Vin R Coil Potensi ID IG VDS VGS Kondisi

(V) (ohm) o (mA) (mA) (V) (V) LED
Hijau Biru
(ohm)
20 400 0 10 0 7,98 0 √

250 20,7 24,3 3,7 0,44 √

500 21,1 38,2 3,57 0,45 √

 750 21,6 77,5 3,36 0,47 √

3.5 Analisa Data dan hasil percobaan

3.5.1 Konfigurasi Pembagi Tegangan

Rangkaian pembagi tegangan biasanya digunakan untuk membuat suatu tegangan

referensi dari sumber tegangan yang lebih besar, titik tegangan referensi pada
sensor, untuk memberikan bias pada rangkaian penguat atau untuk memberi bias
pada komponen aktif.

Untuk mencari hasil perhitungan dapat dijabarkan seperti berikut :

 Perhitungan VG

R 2.VDD
VG=
R 1+ R 2
11 M .20
VG=
82 M +11 M
220
VG= =2,365 V
82 M +1193
 Perhitungan VGS

( IDSSVp. RS )VGS +(1− 2. IDSS

2
2

Vp
. RS
2 )VGS + IDSS . RS−VG=0
10 .610 2. 10 .610
VGS +( 1− )VGS +10. 610−2,365=0
( (−6) ) 2
2

−6 ❑
( 6,136 ) VGS +(1+ 12,2
2

6 )
VGS +6,1−2,365=0
❑

( 0,17 ) VGS 2+ ( 3,03 ) VGS +3,735=0

Dengan menggunakan rumus ABC sehingga didapatkan
VGS 1 = -16,5 V
VGS 2 = -1,33 V
Diantara dua harga VGS tersebut yang memenuhi syarat sebagai VGS adalah VGS 2 =
-1,33 Volt karena terletak antaranilai 0 hingga Vp = - 6 Volt.
 Perhitungan ID

VG−VGS
ID=
RS
2,365−(−1,33 )
ID=
610
2,365+1,33
ID= =6,06 mA
610
 Perhitungan VDS
VDS=VDD−ID ( RD+ RS )
VDS=20−6,06 mA ( 2 k +610 )
VDS=20−0,00606 ( 2610 )=4,1834 V
Terdapat selisih nilai antara pengukuran dan perhitungan yakni pada VG sebesar
0,065 V, VGS sebesar 1,264 V, ID sebesar 1,971 mA, dan pada VDS sebesar 5,142 V.
Selisih ini bisa disebabkan kesalahan dalam melakukan pengukuran atau aplikasi yang
digunakan memiliki tingkat kesalahan tertentu.
Hasil Datanya dapat dilihat dalam tabel berikut :

Tabel 3.3 hasil konfigurasi pembagi tegangan

Jenis IDSS Vp Pengukuran Perhitungan

FET VG VGS ID VDS VG VGS ID VDS
2N3822 10 -6 2,43 - 4,089 9,32 2,36 - 6,06 4,1834
mA V V 0,066 mA 5V 5V 1,33 mA V
V V

3.5.2 FET Sebagai Switch

 Dari hasil data yang didapatkan dapat disimpulkan bahwa jika potensio 0 maka
lampu led yang menyala adalah lampu led yang biru dan apabila potensio lebih dari 0
maka lampu led yang menyala adalah lampu led yang hijau. Dan dapat membuktikan
bahwa FET dapat dijadikan sebagai switch namun memiliki beberapa kelemahan seperti
kecepatan switchingnya lebih rendah atau lambat dan tidak mampu menanggani daya
besar, walaupun saat ini sudah ada FET yang mampu bekerja untuk daya besar.
Tabel 3.4 Hasil Percobaan

Vin R Coil Potensio ID IG VDS VGS Kondisi LED

(V) (ohm) (ohm) (mA) (mA) (V) (V)
Hijau Biru
20 400 0 10 0 7,98 0 √

250 20,7 24,3 3,7 0,44 √

500 21,1 38,2 3,57 0,45 √

750 21,6 77,5 3,36 0,47 √

3.6 Kesimpulan

1. FET adalah komponen Elektronika aktif yang menggunakan Medan Listrik

untuk mengendalikan Konduktifitasnya
2. Rangkaian Konfigurasi Pembagi Tegangan digunakan untuk membagi
tegangan dimana arus diatur oleh tegangan gate-source (VGS).
Rangkaian pembagi tegangan biasanya digunakan untuk membuat
suatu tegangan referensi dari sumber tegangan yang lebih besar, titik
tegangan referensi pada sensor, untuk memberikan bias pada
rangkaian penguat atau untuk memberi bias pada komponen aktif.

3. Dari hasil data yang didapatkan dapat disimpulkan bahwa jika potensio 0
maka lampu led yang menyala adalah lampu led yang biru dan apabila
potensio lebih dari 0 maka lampu led yang menyala adalah lampu led yang
hijau. Dan dapat membuktikan bahwa FET dapat dijadikan sebagai switch
namun memiliki beberapa kelemahan seperti kecepatan switchingnya lebih
rendah atau lambat dan tidak mampu menanggani daya besar, walaupun saat
ini sudah ada FET yang mampu bekerja untuk daya besar.
 DAFTAR PUSTAKA

1. Elektronika dasar. Konstruksi JFET. http://elektronika-

dasar.web.id/definisi-dan-konstruksi-jfet-junction-field-effect-
transistor/
2. Elektronika. Transistor Efek Medan. https://yadielektronika.co.id/
3. Kuphaldt. 2012. Meter Chech of a Transistor (JFET). Diakses pada
tanggal 12 Mei 2018
https://www.allaboutcircuits.com/textbook/semiconductors/chpt-
5/meter-check-transistor-jfet/