ELEKTRONIKA DASAR 2

“Rangkaian Penguat tegangan”

TUGAS 3

OLEH:
NAMA : MARLINA TRI YUNI YASTI
NIM :17033023
PRODI : PENDIDIKAN FISIKA
DOSEN :DRs. HUFRI, M.Si

JURUSAN FISIKA
UNIVERSITAS NEGERI PADANG
2019
 RANGKAIAN PENGUAT TEGANGAN

A. PENGUAT TERBENAM

Pada penguat common emitor, arus DC mengalir pada tahanan RE, sedangkan
arus AC dari emitor langsung menuju ground melalui kapasitor pintas yang dipasang
antara emitor dengan ground. Akibatnya penguatan dari penguat common emitor
kurang stabil karena mudah dipengaruhi oleh faktor luar seperti temperatur dan
tegangan. Suatu cara untuk membuat penguatan lebih stabil adalah dengan
menambahkan suatu tahanan yang kecil antara emitor dengan kapasitor pintas.
Dengan adanya penambahan tahanan kecil ini membuat penguatan dari penguat
menjadi berkurang tetapi penguatan dari penguat lebih stabil. Penguatan seperti ini
disebut penguat terbenam(swamfed amplifier).

Istilah terbenam berhubungan dengan kepraktisan pemasangan kapasitor pada

emitor yng berfungsi sebagai kapasitor pintas yang dihubungkan paralel dengan
sebagian tahanan total pada emitor. Pada rangkaian tahanan RE1yang nilainya kecil
misalnya 20 Ω adalah bagian terbenam dari resistansi emitor total antara kaki emitor
dan ground. Rangkaian penguat terbenam dapat diperhatikan pada gambar berikut :

Pada loop keluaran dari penguat terbenam, arus listrik DC mengalir dari
sumber tegangan Vcc ke tahanan Rc, Re1 dan Re2. Arus listrik DC pada emitor dapat
dirumuskan dalam bentuk :

Arus listrik pada emitor akan berkurang dengan adanya penambahan tahanan Re1
antara kaki emitor dari transistor dan kapasitor pintas.
 Pada saat penguat terbenam bekerja pada frekuensi tengah, arus AC dari
sumber mengalir ke tahanan Rs, tahanan Rb1, dan Rb2. Arus AC dari kaki emitor
mengalir melalui tahanan Re1 dan langsung ke ground melalui kapasitor pintas.
Rangkaian setara dari penguat terbenam dapat di perhatikan pada gambar berikut :

Dari rangkaian setara dapat ditentukan impedansi masukan, penguatan dari

penguat, dan impedansi keluaran. Tahanan yang terdapat antara base dengan ground
adalah

Rit = hie + ( 1 + β ) Re1

Impedansi masukan dari penguat terbenam dapat dituliskan dalam bentuk

Ri = Rb // Rit

Penguatan dari penguat terbenam dapat ditentukan dari perbandingan antara tegangan
keluaran dengan tegangan masukan pada penguat

Secara umum penguatan dari penguat terbenam tergantung pada faktor

penguatan arus dari transistor yang digunakan, impedansi keluaran, dan tahanan yang
terdapat antara base transistor dengan ground. Dengan adanya penambahan tahanan
Re1 antara emitor dengan kapasitor pintas menyebabkan nilai tahanan Rit menjadi
lebih besar. Akibatnya penguatan dari penguat menjadi berkurang.
 Impedansi dari penguat terbenam dapat ditentukan dari rangkaian pembagi
arus pada loop keluaran. Arus pada tahanan Rc didapat dari rangkaian pembagi arus.
Tegangan keluaran didapat dari rangkaian pembagi arus. Tegangan keluaran di dapat
melalui tahanan Rc, sehingga impedansi keluaran dari penguat terbenam adalah :

Impedansi keluaran dari penguat terbenam merupakan kombinasi dari tahanan yang
terlihat pada bagian keluaran penguat. Impedansi keluaran akan berkurang apabila
nilai tahanan Re1 bertambah.

B. PENGUATAN DENGAN JFET

Struktur Transistor Efek Medan Persambungan (JFET)

Transistor adalah komponen yang terkendali arus dimana arus basis yang kecil
mengandalikan arus kolektor yang besar. Sedangkan transistor efek medan adalah
komponen yang terkendali tegangan, dimana tegangan pada terminal gate mengendalikan
arus yang besar yang mangalir melalui komponen tersebut. Keduanya (transistor dan FET)
dapat digunakan pada amplifier dan juga pada rangkaian switching.

Transistor efek  medan adalah sebuah komponen semikonduktor yang kerjanya

berbeda dengan transistor bipolar. Komponen ini berupa sebuah saluran semikonduktor
baik tipe N maupun tipe P yang dihubungkan dengan dua terminal yang disebut sebagai
sumber (source)dan pengurasan (drain). Konduktivitas saluran ini dapat dikendalikan melalui
medan listrik, yang ditimbulkan dengan menerapkan tegangan listrik pada kaki ketiga dari
FET yaitu gerbang(gate). Dalam sebuah junction FET (JFET) gate membentuk sebuah junction
PN dengan saluran.

Gambar 2.2 (a) menunjukkan struktur dasar JFET N-Channel. Penghantar

dihubungkan dengan ujung-ujung saluran (N-Channel). Kaki sumber ada di ujung bawah
saluran dan kaki pengurasan ada di ujung atas saluran. Saluran ini adalah konduktor, karena
N-Channel maka pembawa mayoritasnya adalah elektron bebas. Sedangkan pada P-Channel
maka pembawa mayoritasnya adalah hole. Bila tidak ada tegangan luar maka baik N-Channel
maupun P-Channel dapat menghantarkan listrik pada kedua arahnya. Dengan kata lain JFET
adalah komponen Normally ON. Gambar 2.2 (b) memperlihatkan struktur dasar JFET P-
Channel.
            Prinsip kerjanya adalah seperti berikut ini. Lebar saluran yang identik dengan kemampuan
menghantar arus dari saluran ini dikendalikan dengan tegangan gate. Jika tidak ada tegangan gate,
konduktivitas saluran adalah maksimum. Bila tegangan bias balik diterapkan pada gate maka saluran
akan menyempit dan konduktivitas menurun. Lebar saluran dan juga resistansi saluran dikendalikan
dengan memvariasikan tegangan gate, sehingga dapat mengendalikan arus drain (I D) yang besar. 
Prinsip kerja seperti ini ditunjukkan pada gambar 2.3. Simbol skematik komponen JFET N-Channel
dan JFET P-Channel ditunjukkan pada gambar 2.4 (a) dan (b).

Gambar 2.4. Simbol JFET (a) N-Channel (b) P-Channel

2.3. Karakteristik JFET

2.3.1.Kurva Karakteristik Drain

            Kurva karakteristik drain menyatakan besar arus drain (I D) yang terjadi terhadap tegangan
drain-source (VDS). Kurva yang terjadi mirip dengan kurva kolektor dari transistor bipolar, hanya
variabel pengendalinya yang berbeda yaitu tegangan gate.

            Pada saat tegangan gate 0V, jika V DD ditambah (VDS juga ikut bertambah), ID akan bertambah
sebanding dengan pertambahan tegangan V DS. Pada daerah ini hanya resistansi channel yang
berpengaruh. Besarnya resistansi saluran ini dapat diubah dengan memberi tegangan pada gate,
sehingga JFET biasa disebut juga sebagai resistor terkendali tegangan. Setelah mencapai nilai
tegangan tertentu pertambahan arus berhenti dan I D menjadi konstan meskipun tegangan VDS terus
ditambah. Tegangan pada saat arus berhenti bertambah (titik B) dinamakan tegangan Pinch-Off
(VP). Apabila tegangan ini ditambah terus maka pada suatu saat I D akan mulai bertambah dengan
sangat cepat dengan sedikit pertambahan tegangan V DS. Keadaan ini dinamakan breakdown (dadal).
Biasanya JFET beroperasi pada daerah arus tetap. Rangkaian untuk memperoleh karakteristik JFET
ditunjukkan pada gambar 2.5 (a) sedangkan kurva karakteristik Drain ditunjukkan pada gambar 2.5
(b).
 Gambar 2.5 (a) Rangkaian bias untuk menggambar karakteristik JFET

Apabila gate diberi tegangan (bias balik/negatif), maka nilai konstan arus drain I D akan berkurang.
Semakin negatif tegangan gate arus drain akan semakin berkurang, sehingga suatu saat akan
tercapai harga tegangan dimana arus drain menjadi nol. Tegangan VGS yang menyebabkan arus drain
menjadi nol disebut tegangan Cut-Off (VGS(off)). JFET harus dioperasikan pada daerah antara V GS = 0
dan VGS(off).

Pada JFET VGS(off)  dan VP selalu sama besarnya, hanya tandanya yang berbeda. Dalam lembaran data
biasanya hanya mencantumkan salah satu antara V GS(off) atau VP.

2.3.2. Kurva Transkonduktansi JFET

            Karakteristik transkonduktansi JFET berhubungan langsung dengan karakteristik drain.

Keduanya memiliki sumbu Y yang sama yaitu arus drain (I D), seperti ditunjukkan pada gambar 2.6.
Kurva ini tidak berupa garis lurus, yang menyatakan bahwa hubungan antara arus keluaran dan
tegangan masukan tidak linier. Jadi transkonduktansi adalah kurva yang menunjukkan perbandingan
antara arus drain (ID) dengan tegangan gate-source (VGS).

Transkonduktansi adalah besaran AC, sehingga nilainya berbeda untuk setiap titik kurva, dan bisa
dihitung dengan perubahan kecil pada arus drain (I D) dibagi dengan perubahan kecil pada tegangan
gate-source (VGS)
2.3.3. Resistansi dan Kapasitansi Input

            JFET beroperasi dengan tegangan bias balik pada gate-source, sehingga resistansi input pada
gate sangat tinggi. Resistansi input yang tinggi ini merupakan keuntungan bagi JFET bila
dibandingkan dengan transistor bipolar.

            Lembaran data sering mencantumkan resistansi input JFET pada nilai arus balik gate yang
ditentukan, IGSS pada tegangan gate-source tertentu, sehingga resistansi input dapat dihitung dengan
persamaan di bawah ini      

Sebagai contoh lembaran data JFET 2N5457 memberikan nilai maksimum dari V GS = -15V adalah IGSS =
-1nA pada suhu 250C, maka resistansi inputnya adalah          

            Sementara itu kapasitansi input JFET, C iss, lebih besar daripada kapasitansi input pada
transistor bipolar yang disebabkan oleh bias balik PN junction. Sebagai contoh untuk JFET 2N5457
memiliki Ciss maksimum 7 pF untuk VGS = 0 V.

2.5. Metode Pembiasan JFET

2.5.1. Pembiasan sendiri (Self Biasing)

            Membias JFET relatif mudah. Untuk menetapkan reverse bias bagi gate, dapat dengan
menggunakan cara pembiasan sendiri, seperti ditunjukkan pada gambar 2.7. Gate dibias 0V dengan
resistor RG yang dihubungkan dengan ground. Meskipun akan terjadi arus bocor yang sangat kecil
pada RG, akan tetapi dapat diasumsikan bahwa tidak ada arus pada R G sehingga tidak ada tegangan
jatuh pada RG. Kegunaannya adalah untuk menetapkan agar tegangan gate 0V tanpa dipengaruhi
oleh sinyal ac yang akan diumpankan nantinya.

            Untuk mendapatkan tegangan negatif pada gate dapat dibuat dengan menerapkan tegangan
positif pada source. Pada N-channel JFET dalam gambar 2.7, I D akan menghasilkan sebuah tegangan
jatuh pada RS, sehingga terminal source menjadi positif terhadap ground. Karena V G = 0V dan VS =
IDRS, maka tegangan gate-source adalah

                        VGS = VG – VS = 0 – IDRS    sehingga VGS = -IDRS 

Hasil ini menunjukkan bahwa tegangan gate-source adalah negatif, sehingga merupakan reverse
bias. Tegangan drain terhadap ground ditentukan sebagai berikut :

                        VD = VDD - IDRD

Karena VS = IDRS, maka tegangan drain-source adalah

VDS = VD - VS

                        VDS = VDD – ID (RD + RS)

Gambar 2.7. Rangkaian Pembiasan Sendiri (Self Biasing)

            Kurva transkonduktansi bisa digunakan untuk menentukan berapa nilai resistansi untuk
pembiasan sendiri (self biasing) RS. Misalnya kita memiliki JFET MPF 3821 yang memiliki kurva
transkonduktansi seperti pada gambar 2.8. Gambar garis lurus mulai dari titik asal ke titik dimana
VGS(off) = (-4V) dan dengan IDSS = 2,5 mA. Kemiringan garis ini digunakan untuk menentukan nilai
RS yaitu

Nilai mutlak dari V GS yang digunakan dalam perhitungan. Hasilnya adalah nilai R = 1,6 K dengan
toleransi 5% dapat digunakan. Atau kalau menggunakan resistansi dengan toleransi 10% bisa
menggunakan 1,5K. Titik potong antara garis R dengan kurva transkonduktansi menghasilkan titik Q.

REFERENSI

http://elektronika-dasar.web.id/fet-sebagai-penguat-sinyal-lemah/Copyright©
Elektronika Dasar
Asrizal.2013. elektronika dasar 2. Padang : UNP
https://yadielektronika.blogspot.com/2014/01/transistor-efek-medan-fet.html