FET Amplfiers

Amplifier transistor efek medan memberikan penguatan tegangan yang sangat baik dengan fitur
yang ditambahkan
dari impedansi input yang tinggi. Mereka juga merupakan konfigurasi konsumsi daya rendah
rentang frekuensi yang baik dan ukuran dan berat minimal. JFET, deplesi MOSFET, dan
MESFET dapat digunakan untuk mendesain amplifier yang memiliki voltase serupa. Penipisan
Namun, rangkaian MOSFET (MESFET) memiliki impedansi masukan yang jauh lebih tinggi daripada
yang serupa
Konfigurasi JFET.
Sedangkan perangkat BJT mengontrol arus keluaran (kolektor) yang besar dengan cara yang relatif
input kecil (basis) saat ini, perangkat FET mengontrol arus keluaran (tiriskan) dengan cara
input kecil (tegangan gerbang) tegangan. Secara umum, oleh karena itu, BJT adalah arus yang
dikendalikan
perangkat dan FET adalah perangkat yang dikontrol tegangan. Namun dalam kedua kasus,
perhatikan bahwa
arus keluaran adalah variabel yang dikendalikan. Karena karakteristik input FET yang tinggi,
model ekuivalen ac agak lebih sederhana daripada yang digunakan untuk BJT. Sedangkan BJT
memiliki faktor amplifikasi, b (beta), FET memiliki faktor transkonduktansi, gm.

8.2 JFET SMALL-SIGNAL MODEL ●

Analisis ac dari konfigurasi JFET mensyaratkan bahwa model ac sinyal kecil untuk JFET
dikembangkan. Komponen utama dari model ac akan mencerminkan fakta bahwa tegangan ac
diterapkan pada terminal input gerbang ke sumber akan mengontrol level arus dari saluran ke
sumber.
Tegangan gerbang-ke-sumber mengontrol arus saluran ke sumber (JFET).
Ingatlah dari Bab 7 bahwa tegangan gerbang ke sumber dc mengontrol level drain dc
saat ini melalui hubungan yang dikenal sebagai persamaan Shockley: ID = IDSS (1 - VGS> VP) 2.
Perubahan arus drain yang dihasilkan dari perubahan tegangan gerbang-ke-sumber dapat terjadi
ditentukan dengan menggunakan faktor transkonduktansi gm dengan cara berikut:

Transfiks awalan dalam terminologi yang diterapkan ke gm mengungkapkan bahwa ia

membangun hubungan
antara output dan jumlah input. Kata akar konduktansi dipilih
karena gm ditentukan oleh rasio arus ke tegangan mirip dengan rasio yang mendefinisikan
konduktansi dari sebuah resistor, G = 1> R = I> V.
Memecahkan untuk gm dalam Persamaan. (8.1), sudah

JFET Output Impedance Z o

Impedansi keluaran JFET sama besarnya dengan BJT konvensional. Di

Lembar spesifikasi JFET, impedansi keluaran biasanya akan muncul sebagai os atau y os
dengan
unit mS. Parameter y os adalah komponen sirkuit ekivalen masuk, dengan
subscript o menandakan parameter jaringan o utput dan terminal (s ource) yang padanya
terlampir dalam model. Untuk JFET pada Gambar 6.20, g os memiliki kisaran 10 mS hingga
50 mS atau
20 k (R = 1> G = 1> 50 mS) hingga 100 k (R = 1> G = 1> 10 mS).
Dalam bentuk persamaan,
JFET AC Equivalent Circuit
Sekarang parameter penting dari rangkaian ekivalen ac telah diperkenalkan dan
dibahas, model untuk transistor JFET dalam domain ac dapat dibangun. Kontrol
dari I d oleh V gs termasuk sebagai sumber arus gmVgs terhubung dari saluran ke sumber
seperti yang ditunjukkan
pada Gambar. 8.8. Sumber saat ini memiliki panah yang menunjuk dari saluran ke sumber
untuk membangun a
Pergeseran fase 180 ° antara tegangan output dan input seperti yang akan terjadi dalam
operasi aktual.
Impedansi input diwakili oleh sirkuit terbuka di terminal input dan output
impedansi oleh resistor r d dari saluran ke sumber. Perhatikan bahwa tegangan gerbang-ke-sumber
adalah
sekarang diwakili oleh Vs (subskrip huruf kecil) untuk membedakannya dari level dc. Tambahan,
perhatikan bahwa sumbernya umum untuk sirkuit input dan output, sedangkan gate dan drain
terminal hanya dalam "sentuhan" melalui sumber arus yang dikendalikan gmVgs.
Dalam situasi di mana r d diabaikan (diasumsikan cukup besar dalam hubungannya dengan elemen
lain
dari jaringan yang akan diperkirakan oleh sirkuit terbuka), rangkaian ekuivalen hanyalah sebuah
sumber arus yang besarnya dikontrol oleh sinyal V gs dan parameter gm — jelas
sumber arus yang dikendalikan tegangan.

8.3 FIXED-BIAS CONFIGURATION

Sekarang sirkuit setara JFET telah ditentukan, sejumlah JFET fundamental
konfigurasi sinyal kecil diselidiki. Pendekatan ini sejajar dengan analisis ac BJT
amplifier dengan penentuan parameter penting dari Z i, Z o, dan A v untuk masing-masing
konfigurasi.
Konfigurasi tetap-bias pada Gambar 8.10 termasuk kapasitor kopling C1 dan C2,
yang mengisolasi pengaturan biasing dc dari sinyal dan beban yang diterapkan; mereka bertindak
sebagai sirkuit pendek
ekuivalen untuk analisis ac.
Setelah tingkat gm dan rd ditentukan dari pengaturan biasing dc, spesifikasi
lembar, atau karakteristik, model ekuivalen ac dapat diganti antara yang sesuai
terminal seperti yang ditunjukkan pada Gambar. 8.11. Perhatikan bahwa kedua kapasitor memiliki
hubungan arus pendek
setara karena reaktansi XC = 1> (2pfC) cukup kecil dibandingkan lainnya
tingkat impedansi jaringan, dan baterai dc V GG dan V DD diatur ke 0 V oleh a
ekuivalen hubung singkat.
Jaringan Gambar 8.11 kemudian digambar ulang dengan hati-hati seperti yang ditunjukkan pada
Gambar 8.12. Perhatikan yang didefinisikan
polaritas Vgs, yang menentukan arah gmVgs. Jika Vgs negatif, arahnya
dari sumber arus membalikkan. Sinyal yang diterapkan diwakili oleh V i dan sinyal output
melintasi RD rd oleh V o.
8.4 SELF-BIAS CONFIGURATION
Konfigurasi fixed-bias memiliki kelemahan yang jelas karena membutuhkan dua tegangan dc
sumber. Konfigurasi bias-diri pada Gambar 8.15 hanya membutuhkan satu pasokan as untuk
membangun
titik operasi yang diinginkan.
Kapasitor C S pada resistansi sumber mengasumsikan kesetaraan rangkaian terbuka untuk
dc, memungkinkan RS untuk menentukan titik operasi. Dalam kondisi ac, kapasitor mengasumsikan
keadaan hubung singkat dan "hubung singkat" efek dari R S. Jika dibiarkan dalam ac, gain akan
menjadi
dikurangi, seperti yang akan ditampilkan dalam paragraf yang akan diikuti.
Sirkuit setara JFET dibuat pada Gambar 8.16 dan digambar ulang dengan cermat pada Gambar 8.17.
Karena konfigurasi yang dihasilkan sama dengan yang tampak pada Gambar 8.12, hasilnya
persamaan untuk Z i, Z o, dan A v akan sama

8.5 VOLTAGE-DIVIDER CONFIGURATION

Konfigurasi pembagi tegangan populer untuk BJT juga dapat diterapkan ke JFET seperti yang
ditunjukkan
pada Gambar 8.21.
Mengganti model ekivalen ac untuk hasil JFET dalam konfigurasi Gambar 8.22.
Mengganti catu daya dc V DD dengan arus pendek yang setara telah membumikan salah satu ujung
R1 dan
R D. Karena setiap jaringan memiliki kesamaan, R 1 dapat diturunkan secara paralel
R2 seperti yang ditunjukkan pada Gambar 8.23. R D juga bisa diturunkan ke tanah, tetapi di sirkuit
output
melintasi r d. Jaringan ekivalen ac yang dihasilkan sekarang memiliki format dasar dari beberapa
jaringan sudah dianalisis.

8.6 COMMON-GATE CONFIGURATION

Konfigurasi JFET terakhir yang dianalisis secara rinci adalah konfigurasi common-gate
Gambar 8.24, yang paralel dengan konfigurasi basis-umum yang digunakan dengan transistor BJT.
Mengganti hasil rangkaian ekivalen JFET pada Gambar 8.25. Perhatikan persyaratan yang
berkelanjutan
bahwa sumber yang dikendalikan gmVgs dihubungkan dari saluran ke sumber dengan r d in
paralel. Isolasi antara sirkuit input dan output jelas telah hilang sejak
terminal gerbang sekarang terhubung ke jaringan bersama dan dikendalikan
sumber arus dihubungkan langsung dari saluran ke sumber. Selain itu, resistor terhubung
antara terminal input tidak lagi RG, tetapi resistor RS terhubung dari sumber
ke tanah. Perhatikan juga lokasi voltase pengontrol Vs dan fakta bahwa voltase itu muncul
tepat di seberang resistor R S.

8.7 SOURCE-FOLLOWER (COMMON-DRAIN)

CONFIGURATION
Setara JFET dari konfigurasi emitor-pengikut BJT adalah konfigurasi sumber-pengikut
dari Gambar. 8.28. Perhatikan bahwa output dikeluarkan dari terminal sumber dan, ketika
pasokan dc digantikan oleh arus pendek yang setara, tiriskan dibumikan (karenanya,
terminologi
saluran pembuangan umum).
Mengganti rangkaian ekivalen JFET menghasilkan konfigurasi Gambar 8.29. Itu
sumber yang dikontrol dan impedansi keluaran internal JFET terikat ke ground di
satu ujung dan RS di sisi lain, dengan V o di seberang RS. Karena gmVgs, rd, dan R S
terhubung
8.8 DEPLETION-TYPE MOSFETs
Fakta bahwa persamaan Shockley juga berlaku untuk MOSFET tipe deplesi
(D-MOSFET) menghasilkan persamaan yang sama untuk gm. Bahkan, model ekuivalen ac untuk
D-MOSFET yang ditunjukkan pada Gambar. 8.33 persis sama dengan yang digunakan untuk JFET,
seperti yang ditunjukkan
pada Gambar. 8.8.
Satu-satunya perbedaan yang ditawarkan oleh D-MOSFET adalah bahwa VGSQ dapat menjadi positif
untuk perangkat n-channel
dan negatif untuk unit p-channel. Hasilnya adalah bahwa gm dapat lebih besar dari gm 0, seperti
yang ditunjukkan
dengan contoh untuk diikuti. Kisaran rd sangat mirip dengan yang ditemui untuk JFET.

8.9 ENHANCEMENT-TYPE MOSFETs

MOSFET tipe peningkatan (E-MOSFET) dapat berupa n-channel (n MOS) atau
perangkat p-channel (p MOS), seperti yang ditunjukkan pada Gambar 8.36. Rangkaian ekivalen sinyal
kecil ac
kedua perangkat ditunjukkan pada Gambar 8.36, mengungkapkan sirkuit terbuka antara gate dan
drain-source
saluran dan sumber arus dari saluran ke sumber memiliki besarnya tergantung pada gateway
sumber tegangan. Ada impedansi keluaran dari drain ke sumber r d, yang biasanya
disediakan pada lembar spesifikasi sebagai konduktansi atau penerimaan. Transkonduktansi
perangkat
gm disediakan pada lembar spesifikasi sebagai penerimaan transfer ke depan y fs.
Dalam analisis kami tentang JFET, persamaan untuk g m berasal dari persamaan Shockley

8.10 E-MOSFET DRAIN-FEEDBACK CONFIGURATION

Konfigurasi drainase umpan balik E-MOSFET muncul pada Gambar 8.37. Ingat dari
perhitungan dc
bahwa RG dapat diganti dengan ekivalensi hubung singkat sejak IG = 0 A dan karenanya
VRG = 0 V. Namun, untuk situasi ac memberikan impedansi tinggi yang penting antara V o
dan V i. Jika tidak, terminal input dan output akan terhubung langsung dan Vo = Vi.

8.11 E-MOSFET VOLTAGE-DIVIDER CONFIGURATION

Konfigurasi E-MOSFET terakhir yang diperiksa secara terperinci adalah jaringan pembagi tegangan
dari Gambar 8.41. Formatnya persis sama dengan yang muncul di sejumlah diskusi sebelumnya.
Mengganti jaringan ekivalen ac untuk E-MOSFET menghasilkan konfigurasi
Gambar 8.42, yang persis sama dengan Gambar 8.23. Hasilnya adalah Persamaan. (8.28) sampai
(8.32) dapat diterapkan, seperti yang tercantum di bawah ini untuk E-MOSFET.

8.12 DESIGNING FET AMPLIFIER NETWORKS

Masalah desain pada tahap ini terbatas pada mendapatkan kondisi bias as yang diinginkan
gain tegangan. Dalam kebanyakan kasus, berbagai persamaan yang dikembangkan digunakan
"terbalik" untuk mendefinisikan
parameter yang diperlukan untuk mendapatkan gain yang diinginkan, impedansi input, atau
impedansi keluaran.
Untuk menghindari kompleksitas yang tidak perlu selama tahap awal desain, perkiraan
persamaan sering digunakan karena beberapa variasi akan terjadi ketika dihitung
resistor diganti dengan nilai standar. Setelah desain awal selesai, hasilnya
dapat diuji dan penyempurnaan dilakukan menggunakan persamaan lengkap.
Sepanjang prosedur desain harus disadari bahwa meskipun superposisi memungkinkan terpisah
analisis dan desain jaringan dari sudut pandang ac dan ac, parameter yang dipilih
di lingkungan as akan sering memainkan peran penting dalam respon ac. Khususnya,
ingat bahwa resistansi RG dapat digantikan oleh arus pendek yang setara dalam umpan balik
konfigurasi karena IG 0 A untuk kondisi dc, tetapi untuk analisis ac, ia menyajikan sebuah
jalur impedansi tinggi yang penting antara V o dan V i. Selain itu, ingat bahwa gm lebih besar untuk
titik operasi lebih dekat ke sumbu I D (VGS = 0 V), membutuhkan RS yang relatif kecil.
Dalam jaringan RS unbypassed, RS kecil juga akan berkontribusi pada kenaikan yang lebih tinggi,
tetapi untuk
sumber-pengikut, keuntungan dikurangi dari nilai maksimumnya 1. Secara total, simpan saja
perlu diingat bahwa parameter jaringan dapat memengaruhi level dc dan ac dengan berbagai cara.
Seringkali a
keseimbangan harus dibuat antara titik operasi tertentu dan pengaruhnya terhadap respons ac.
Dalam kebanyakan situasi, tegangan suplai dc yang tersedia diketahui, FET yang akan digunakan
telah
telah ditentukan, dan kapasitor yang akan digunakan pada frekuensi yang dipilih ditentukan.
Maka perlu untuk menentukan elemen resistif yang diperlukan untuk membangun yang diinginkan
tingkat gain atau impedansi. Tiga contoh berikutnya menentukan parameter yang diperlukan untuk a
keuntungan spesifik.

8.13 SUMMARY TABLE

Untuk memberikan perbandingan cepat antara konfigurasi dan menawarkan daftar yang dapat
membantu
karena berbagai alasan, Tabel 8.1 dikembangkan. Persamaan tepat dan perkiraan
untuk setiap parameter penting disediakan dengan kisaran nilai khas untuk masing-masing

8.14 EFFECT OF R L AND R sig

Bagian ini akan paralel dengan Bagian 5.16 dan 5.17 dari bab analisis sinyal kecil BJT
berurusan dengan efek dari resistansi sumber dan resistansi beban pada gain ac suatu
penguat. Ada lagi dua pendekatan untuk analisis. Orang dapat dengan mudah mengganti ac
model untuk FET yang menarik dan melakukan analisis terperinci mirip dengan situasi dibongkar,
atau terapkan persamaan dua-port yang diperkenalkan pada Bagian 5.17.
Semua persamaan dua-port yang dikembangkan untuk transistor BJT berlaku untuk jaringan FET
juga karena jumlah bunga ditentukan pada terminal input dan output dan
bukan komponen sistem

8.15 CASCADE CONFIGURATION

Konfigurasi kaskade yang diperkenalkan pada Bab 5 untuk BJT juga dapat digunakan dengan
JFET
atau MOSFET, seperti yang ditunjukkan untuk JFET pada Gambar 8.47. Ingatlah bahwa
output dari satu tahap muncul
sebagai input untuk tahap selanjutnya. Impedansi input untuk tahap kedua adalah beban
impedansi untuk tahap pertama.
Keuntungan total adalah produk dari keuntungan setiap tahap termasuk efek pemuatan
tahap selanjutnya

8.16 TROUBLESHOOTING
Seperti disebutkan sebelumnya, pemecahan masalah sirkuit adalah kombinasi dari
mengetahui teori
dan memiliki pengalaman menggunakan meter dan osiloskop untuk memeriksa operasi
sirkuit. Pemecah masalah yang baik memiliki akal untuk memeriksa apa yang didasarkan
pada perilaku
jaringan. Kemampuan ini dikembangkan melalui membangun, menguji, dan memperbaiki
secara luas

8.17 PRACTICAL APPLICATIONS

Mixer Audio Tiga Saluran
Komponen dasar dari mixer audio JFET tiga saluran ditunjukkan pada Gambar. 8.50. Itu
tiga sinyal input dapat berasal dari sumber yang berbeda seperti mikrofon, alat musik,
generator suara latar belakang, dan sebagainya. Semua sinyal dapat diterapkan ke gerbang yang
sama
terminal karena impedansi input JFET sangat tinggi sehingga dapat diperkirakan oleh

8.18 SUMMARY
esimpulan dan Konsep Penting
1. Parameter transkonduktansi gm ditentukan oleh rasio perubahan
tiriskan arus yang terkait dengan perubahan tertentu dalam tegangan gerbang-ke-sumber di
wilayah yang diminati. Semakin curam kemiringan kurva I D -versus- V GS, semakin besar adalah
tingkat g m. Selain itu, semakin dekat titik atau wilayah yang diminati dengan saturasi
DSS I saat ini, semakin besar adalah parameter transkonduktansi.
2. Pada lembar spesifikasi, g m disediakan sebagai y fs.
3. Ketika V GS adalah setengah dari nilai pinch-off, gm adalah setengah dari nilai maksimum.
4. Ketika I D adalah seperempat tingkat saturasi I DSS, gm adalah setengah dari nilainya
saturasi.
5. Impedansi keluaran FET sama besarnya dengan yang konvensional
BJT.
6. Pada lembar spesifikasi, impedansi keluaran r d disediakan sebagai 1, y os. Lebih
horizontal kurva karakteristik pada karakteristik saluran, semakin besar adalah
impedansi keluaran.

8.19 COMPUTER ANALYSIS

PSpice Windows
Konfigurasi Fixed-Bias JFET Konfigurasi JFET pertama yang dianalisis dalam ac
domain akan menjadi konfigurasi tetap-bias pada Gambar 8.61, menggunakan JFET dengan
VP4V
dan I DSS 10 mA. 10-M resistor ditambahkan untuk bertindak sebagai jalan ke tanah untuk
kapasitor tetapi pada dasarnya merupakan rangkaian terbuka untuk analisis ac. The J2N3819
n-channel
JFET dari perpustakaan EVAL digunakan, dan tegangan ac ditentukan pada empat berbeda
poin untuk perbandingan dan ulasan.

dan dimasukkan dalam kotak dialog Edit Model yang diperoleh dengan urutan EDIT-PROPERTI.
Vto juga diubah menjadi 4 V. Elemen-elemen sisa jaringan diatur seperti yang dijelaskan
untuk transistor pada Bab 5.
Analisis jaringan menghasilkan cetakan Gambar 8.62. RANGKAIAN
KETERANGAN meliputi semua elemen jaringan bersama dengan node yang ditugaskan.
Secara khusus, perhatikan bahwa Vi diatur pada 10 mV pada frekuensi 10 kHz dan sudut fase 0