1

Bab 1
Transistor Efek Medan
Konstruksi dan Karakteristik JFET
JFET adalah komponen tiga terminal dimana salah satu terminal dapat mengontrol
arus antara dua terminal lainnya. JFET terdiri atas dua jenis, yakni kanal-N dan kanal-P,
sebagaimana transistor terdapat jenis NPN dan PNP. Umumnya yang akan dibahas pada bab
ini adalah kanal-N, karena untuk kanal-P adalah kebalikannya.

Gambar 1.1 Konstruksi JFET kanal N

Konstruksi dasar komponen JFET kanal-N adalah seperti pada gambar 1.1. Terlihat
bahwa sebagian besar strukturnya terbuat dari bahan tipe-N yang membentuk kanal. Bagian
atas dari kanal dihubungkan ke terminal yang disebut Drain (D) dan bagian bawah
dihubungkan ke terminal yang disebut Source (S). Pada sisi kiri dan kanan dari kanal-N

dimasukkan bahan tipe P yang dihubungkan bersama-sama ke terminal yang disebut dengan
Gate (G).
Pada saat semua terminal belum diberi tegangan bias dari luar, maka pada
persambungan P dan N pada kedua gate terdapat daerah pengosongan. Hal ini
terjadisebagaimana pada pembahasan dioda persambungan. Pada daerah pengosongan tidak
terdapat pembawa muatan bebas, sehingga tidak mendukung aliran arus sepanjang kanal.

Gambar 1.2 JFET kanal N dengan VGS = 0 dan VDS >0

Apabila antara terminal D dan S diberi tegangan positip (VDS = positip) dan antara
terminal G dan S diberi tegangan nol (VGS = 0), maka persambungan antara G dan D
mendapat bias negatip, sehingga daerah pengosongan semakin lebar. Sedangkan
persambungan antara G dan S daerah pengsongannya tetap seperti semula saat tidak ada bias.
Untuk membuat VGS = 0 adalah dengan cara menghubungkan terminal G dan terminal S.
Lihat gambar 1.2.

Dengan adanya VDS bernilai positip, maka elektron dari S akan mengalir menuju D
melewati kanal N, karena kanal-N tersedia banyak pembawa muatan mayoritas berupa
elektron. Dengan kata lain arus listrik pada drain (ID) mengalir dari sumber VDS dan arus
pada source (IS) menuju sumber. Aliran elektron ini melewati celah yang disebabkan oleh
daerah pengosongan sebelah kiri dan kanan.

Gambar 1.3 Kurva hubungan ID dengan VDS

Pada kondisi seperti pada gambar 1.2, aliran elektron sepenuhnya hanya tergantung
pada resistansi kanal antara S dan D. Lihat gambar 1.3. Pada saat ini hubungan arus ID dan
VDS masih mengikuti hukum Ohm. Apabila tegangan VDS diperbesar lagi hingga beberapa
volt, maka persambungan G dan D semakin besar mendapat tegangan bias mundur, sehingga
daerah pengosongan semakin melebar.
Apabila tegangan VDS dinaikkan terus hingga daerah pengosongan sebelah kiri dan
kanan bersentuhan maka aliran elektron akan jenuh yang disebut dengan kondisi pinch-off.
Lihat gambar 1.4. Pada kondisi ini (arus mulai jenuh dan VGS = 0) tegangan VDS disebut
dengan tegangan pinch-off (Vp). Kenaikan VDS sesudah ini tidak akan menambah arus ID
lebih besar lagi atau ID akan tetap, yakni yang disebut dengan IDSS (drain-source

saturationcurrent). IDSS adalah arus drain maksimum dengan kondisi VGS = 0 Volt dan
VDS = Vp.

Gambar 1.4 JFET kanal N dengan VGS = 0 dan VDS = Vp

Selanjutnya apabila VGS diberi tegangan negatip, misalnya sebesar VGS = -1 Volt,
maka bias mundur untuk persambungan G-S maupun G-D semakin besar, sehingga daerah
pengosongannya semakin lebar. Dengan demikian untuk mencapai kondisi pinch-off (kedua
sisi daerah pengosongan bersentuhan) diperlukan tegangan VDS lebih kecil. Arus ID akan
mencapai titik jenuh (maksimum) pada tegangan VDS yang lebih kecil. Namun perlu diingat
arus bahwa arus jenuh pada VGS bukan nol namanya bukanlah IDSS. Perhatikan kurva
karakteristik pada gambar 1.5.

Gambar 1.5 Kurva karakteristik JFET

Pada kuva karakteristik JFET kanal-N secara lengkap (gambar 1.5) terlihat bahwa
apabila VGS dinaikkan terus kearah negatip, maka pada suatu tegangan VGS negatip tertentu
arus ID tetap nol meskipun tegangan VDS dinaikkan. Tegangan VGS ini disebut dengan
VGS(off) atau tegangan pinch-off (Vp). Hal ini karena daerah pengosongan pada kedua sisi
saling bersentuhan.
Pada kurva gambar 1.5 tersebut tegangan Vp = -4 Volt. Pada kurva tersebut bisa
dilihat pada tegangan VDS saat VGS = 0 dan ID = IDSS. Juga bisa dilihat pada tegangan
VGS saat ID = 0 meskipun VDS dinaikkan terus, yaitu VGS(off). Harga Vp ini adalah
negatip.Untuk JFET kanal-N dan positip untuk JFET kanal-P. Pada beberapa buku data
istilah VGS(off) maupun Vp keduanya biasa dipakai untuk menyatakan tegangan pinch-off.
Simbol JFET untuk kanal-N dan kanal-P ditunjukkan pada gambar 1.6 (a) dan
(b).Dalam simbol tersebut, arah tanda panah pada gate merupakan arah arus pada
persambungan.seandainya diberi bias maju. Tetapi perlu diingat bahwa daerah kerja JFET
adalah bilapersambungan tersebut diberi bias mundur. Oleh karena itulah, maka arus gate IG
adalah nol (sangat kecil) dan akibatnya resistansi input dari JFET adalah tinggi sekali (dalam
ordepuluhan megaohm).

Gambar 1.6 Simbol JFET (a) kanal-N, (b) kanal-P

Krakteristik Transfer JFET
Pada transistor bipolar hubungan antara arus output IC dan arus input
yangmengendalikan IB dianggap linier, yakni: IC = IB. Namunpada JFET hubungan antara
arus output ID dengan tegangan input yang mengendalikan VGS tidaklah linier, yakni
ditentukan dengan persamaan Shockley:

Dengan persamaan Shockley tersebut dapat dibuat karakteristik transfer JFET.

Karakteristik transfer JFET merupakan hubungan antara arus drain ID dengan tegangan
gatesource.VGS setelah tercapai titik pinch-off. Meskipun dibuat dengan harga VDS konstan,
tetapi sebenarnya kurva karakteristik transfer ini tidaklah tergantung dari nilai VDS. Hal ini
karena setelah mencapai titik pinch-off, arus ID tetap konstan walaupun tegangan VDS
dinaikkan.

Gambar 1.7 menunjukkan kurva karakteristik transfer JFET. Kurva ini diperoleh
dengan menggunakan persamaan Shockley dari kurva karakteristik output gambar 1.5.
Dengan diketahuinya nilai IDSS dan Vp dari buku data, maka dengan mudah
hubungan ID dengan VGS dapat ditentukan. Pada gambar 1.7 tersebut, misalnya apabila
harga VGS = 0 dimasukkan ke persamaan Shockley, maka diperoleh:

Apabila harga VGS = Vp dimasukkan, maka diperoleh:

Selanjutnya dengan memasukkan berbagai harga VGS kedalam persamaan Shockley akan
diperoleh kurva transfer lengkap.

Gambar 1.7 Kurva karakteristik transfer dan output JFET

Tegangan VDS yang diperlukan untuk membuat arus ID menjadi jenuh (titik
pinchoff) tergantung dari harga VGS-nya. Bila VGS =0, maka VDS yang diperlukan adalah
sebesar Vp. Bila VGS dibuat semakin negatip, maka VDS yang diperlukan adalah semakin
kecil. Hubungan VDS(sat) ini dinyatakan dengan persamaan
VDS(sat) = VGS = Vp
Daerah operasi yang linier adalah sesudah titik pinch-off dan dibawah daerah
breakdown.Pada daerah ini arus ID jenuh dan tergantung dari harga VGS dan tidak
tergantung dari VDS, sesuai dengan persamaan Shockley. Daerah antara titik pinch-off dan
break-down ini disebut juga dengan daerah aktif atau daerah jenuh, dimana JFET banyak
dipakai sebagai penguat. Sedangkan sebelum titik pinch-off disebut dengan daerah ohmik
atau daerah yang dikendalikan tegangan (voltage-controlled region), dimana JFET berlaku
seperti resistor variabel.
Beberapa persamaan penting berkenaan dengan karakteristik JFET adalah sebagai
berikut:

IG = 0 dan ID = IS
Persamaan tersebut perlu diingat karena banyak digunakan dalam analisa selanjutnya.
Konstruksi dan Karakteristik D-MOSFET
MOFET

tipe

pengosongan

atau

D-MOSFET

(Depletion-metal-oxide

semiconductorFET) terdiri atas kanal-N dan kanal-P. Gambar 1.8 menunjukkan konstruksi DMOSFET kanal-N.

Gambar 1.8 Konstruksi D-MOSFET kanal-N

D-MOSFET kanal-N dibuat di atas bahan dasar silikon tipe P yang biasanya
disebutdengan substrat. Pada kebanyakan komponen diskret, substrat ini dihubungkan ke
terminal yang disebut SS (substrat) sebagai terminal keempat. Terminal drain (D)
dihubungkan ke bahan tipe N melalui kontak metal demikian juga dengan terminal source
(S). Antara bahan- N drain dan bahan-N source dihubungkan kanal yang terbuat juga dari
bahan-N. Terminal gate dihubungkan ke sisi kanal-N melalui kontak metal. Tetapi yang
paling penting disini adalah bahwa antara kontak metal gate dengan kanal-N ada lapisan
oksida silikon (SiO2) yang berfungsi sebagai isolasi (dielektrikum).

10

Secara kelistrikan antara terminal gate dengan kanal-N tidak ada hubungan. Hal ini
membuat impedansi dari D-MOSFET sangat tinggi, lebih tinggi dari impedansi input
JFET.Dengan demikian dalam pembiasan dc, arus gate IG dianggap sama dengan nol (IG =
0).Istilah

MOSFET

(metal-oxide

semiconductor

FET)

ini

timbul

karena

dalam

konstruksinyaterdapat metal dan oksida silikon. Dalam literatur lama MOSFET ini disebut
dengan IGFET (insulated-gate FET) karena memang terminal gatenya terisolasi dengan
kanal-N.
Penjelasan cara kerja dan karakteristik D-MOSFET kanal-N dimulai dengan
memberikan VGS = 0 dan VDS positip seperti pada gambar 1.9. Pemberian VGS = 0
dilakukan dengan cara menghubungkan terminal G dengan S. Biasanya terminal SS
dihubungkan ke terminal S. Tegangan positip VDS akan menarik elektron bebas pada kanalN dari source menuju drain, sehingga mengalir arus ID. Hal ini sama seperti pada JFET.
BilaVDS diperbesar hingga mencapai Vp, maka arus ID akan jenuh (tidak naik lagi) yang
disebut dengan IDSS.
Apabila VGS dibuat negatip, maka muatan negatip pada terminal gate akan menolak
elektron bebas pada kanal-N menjauhi daerah kanal-N dan menuju daerah substrat-P. Hal ini
akan mengosongkan kanal-N dari elektron bebas, sehingga arus ID semakin kecil. Apabila
tegangan negatip VGS dinaikkan terus hingga kanal-N kosong dari semua elektron
bebas,maka arus ID sudah tidak bisa dinaikkan lagi meskipun dengan memperbesar VDS.

11

Gambar 1.9 D-MOSFET kanal-N dengan VGS = 0 dan VDS positip

D-MOSFET dengan tegangan VGS nol hingga VGS negatip ini disebut dengan
modepengosongan. Hal ini karena dengan tegangan VGS ini kanal-N dikosongkan dari
elektron bebas, atau dengan kata lain pada kanal-N timbul daerah pengosongan. Seperti
halnya padaJFET, saat VGS negatip tertentu, arus ID tidak bisa mengalir lagi (mati)
meskipun VDS diperbesar. VGS yang menyebabkan ID nol ini disebut dengan VGS(off).
Selain dengan tegangan VGS negatip, D-MOSFET bisa juga bekerja dengan tegangan
VGS positip.Berbeda dengan JFET yang hanya bisa bekerja dengan VGS negatip saja. Bila
VGS pada D MOSFET dibuat positip, maka muatan positip pada terminal gate ini akan
menarik elektron bebas dari substrat ke daerah kanal-N, sehingga elektron bebasnya lebih
banyak.Dengan demikian arus ID mengalir lebih besar dibanding saat VGS = 0.
Semakin diperbesar harga VGS ke arah positip, semakin banyak jumlah pembawa
muatan elektron bebas pada kanal N, sehingga semakin besar arus ID. D-MOSFET yang
bekerja dengan VGS positip ini disebut dengan mode peningkatan, karena jumlah pembawa
muatan elektron bebas pada daerah kanal-N ditingkatkan dibanding saat VGS = 0. Pada saat
memperbesar VGS positip ini perlu diperhatikan kemampuan arus ID maksimum agar tidak
terlampaui. Besarnya arus maksimum dari setiap D-MOSFET dapat dilihat pada buku data.
Kurva karakteristik output dan kurva transfer D-MOSFET kanal-N dapat dilihat pada
gambar 1.10. Terlihat bahwa D-MOSFET ini dapat bekerja baik pada mode pengosongan
(saat VGS negatip) maupun pada mode peningkatan (VGS positip). Oleh karena itu
DMOSFET ini sering juga disebut dengan DE-MOSFET (depletion-enhancement MOSFET).
Persamaan Shockley (persamaan 1.1) juga masih berlaku pada D-MOSFET ini baik pada
mode pengosongan maupun pada mode peningkatan.

12

Gambar 1.10 Kurva karakteristik transfer dan output D-MOSFET kanal-N

Konstruksi dan prinsip kerja D-MOSFET kanal-P adalah kebalikan dari DMOSFETkanal-N yang sudah dijelaskan di depan. Demikian juga polaritas tegangan VGS,
VDS, danarus ID juga berlawanan dengan yang ada pada D-MOSFET kanal-N.
Simbol D-MOSFET kanal-N dan kanal-P adalah seperti ditunjukkan berturut-turut
pada gambar 1.11a dan 1.11b. Bila terminal SS tidak terhubung di dalam, maka D-MOSFET
menjadi komponen empat terminal. Berbeda dengan simbol JFET yang tanda panahnya pada
gate, untuk gate D MOSFET tidak ada panahnya karena gate dengan kanal bukanlah P-N
junction.

13

Gambar 1.11 Simbol D-MOSFET (a) kanal-N dan (b) kanal-P

Konstruksi dan Karakteristik E-MOSFET
MOSFET

tipe

peningkatan

atau

E-MOSFET

(Enhancement-metal-

oxidesemiconductor FET) terdiri atas kanal-N dan kanal-P. Pembahasan akan dilakukan
hanyauntuk E-MOSFET kanal-N saja, karena pada dasarnya kanal-N dan kanal-P hanya
berbedapolaritas. Gambar 1.12 menunjukkan konstruksi E-MOSFET kanal-N.
Seperti halnya pada D-MOSFET, E-MOSFET ini juga dibuat di atas bahan
dasarsilikon tipe-P yang disebut dengan substrat. Pada umumnya substrat P ini dihubungkan
keterminal SS melalui kontak metal. Terminal SS pada beberapa MOSFET terhubung
langsungdi dalam komponen, sehingga yang keluar tinggal tiga terminal saja, yakni Source
(S), Drain(D) dan Gate (D).

14

Gambar 1.12 Konstruksi E-MOSFET kanal-N

Source (S) dan drain (D) masing-masing dibuat dengan menumbuhkan doping bahanN dari substrat-P, sehingga dapat dihubungkan keluar menjadi terminal S untuk Source dan D
untuk drain melalui kontak metal. Sedangkan terminal G (gate) dibuat melalui kontak metal
yang diletakkan ditengah-tengah antara Source dan Drain. Antara gate dan substrat P terdapat
silikon dioksida (SiO2) yang berfungsi sebagai isolasi (dielektrikum). Hal demikian ini sama
seperti pada D-MOSFET. Impedansi input E-MOSFET juga sangat tinggi.
Perbedaan utama antara keduanya adalah bahwa pada D-MOSFET terdapat kanalyang
menghubungkan S dan D, sedangkan pada E-MOSFET tidak terdapat kanal tersebut. Dengan
demikian aliran elektron dari source yang akan menuju drain harus melalui substrat-P.
Pembahasan prinsip kerja E-MOSFET kanal-N dimulai dengan memberikan tegangan
VGS = 0 Volt dan VDS positip. Pemberian tegangan VGS = 0 adalah dengan cara
menghubung-singkatkan terminal Gate (G) dan Source (S). Perhatikan gambar 1.13.

15

Gambar 1.13 E-MOSFET kanal-N dengan VGS = 0 dan VDS positip

Oleh karena antara S dan D tidak ada kanal-N (yang mempunyai banyak
elektronbebas), maka meskipun VDS diberi tegangan positip yang cukup besar, arus ID tetap
tidak mengalir atau ID = 0. Antara source dan drain adalah bahan tipe-P dimana elektron
adalah sebagai pembawa minoritas, sehingga saat VGS = 0 dan VDS positip yang mengalir
adalah arus bocor saja. Disinilah perbedaannya dengan D-MOSFET yang mengalirkan arus
ID pada saat VGS = 0 dan VDS positip.
Apabila VGS dinaikan kearah positip, maka muatan positip pada gate ini akan
menolak hole dari substrat-P menjauhi perbatasannya dengan SiO2. Dengan demikian daerah
substrat-P yang berdekatan dengan gate akan kekurangan pembawa mayoritas hole.
Sebaliknya elektron dari substrat-P akan tertarik oleh muatan positip gate dan mendekati
perbatasan substrat dengan SiO2. Perlu diingat bahwa elektron tidak bisa masuk ke gate
karena substrat dan gate ada pembatas SiO2, sehingga IG tetap sama dengan nol.
Bila tegangan VGS dinaikan terus hingga jumlah elektron yang berada di dekat
perbatasan dengan SiO2 cukup banyak untuk menghasilkan arus ID saat VDS positip, maka
VGS ini disebut dengan tegangan threshold (VT). Pada beberapa buku data VT ini disebut

16

juga VGS(th). Setelah mencapai tegangan VT ini, maka dengan memperbesar harga
VGS,arus ID semakinbesar. Hal ini karena semakin besar VGS berarti jumlah elektron
yangtersedia antara source dan drain semakin banyak. Kurva tranfer dan karakteristik EMOSFET kanal-N dapat dilihat pada gambar 1.14.
Istilah peningkatan (enhancement) dalam E-MOSFET ini menunjuk pada fenomena
bahwa saat VGS masih nol, arus ID tidak ada karena tidak terdapat elektron antara source dan
drain. Kemudian apabila VGS dibuat positip hingga melebihi VT, maka terjadi peningkatan
jumlah elektron antara source dan drain yang berakibat meningkatnya arus ID bila tegangan
VDS positip diperbesar.
Pada saat VGS > VT, apabila VDS masih kecil arus ID naik dengan cepat, namun bila
VDS dinaikkan terus hingga mencapai VDSsat, maka arus ID akan konstan. Hal ini karena
dengan memperbesar VDS sementara VGS tetap, maka tegangan relatif antara G dan D
makin kecil sehingga mengurangi daya tarik elektron pada sisi D-G. Akibatnya arus ID akan
jenuh dan kenaikan VDS lebih jauh tidak akan memperbesar arus ID. Harga VDS ini disebut
dengan VDSsat (atau VDS saturasi).
Dengan melihat kurva karakteristik E-MOSFET ternyata terdapat hubungan antara
VDSsat dengan VGS. Hubungan tersebut adalah dengan semakin tingginya harga VGS,
VDSsat makin tinggi juga. Pada saat VGS = VT yang mana arus ID mulai mengalir dengan
cukup berarti, maka VDSsat = 0. Hal ini karena arus ID sudah mengalami kejenuhan sejak
VDS dinaikkan.

17

Gambar 1.14 Kurva karakteristik transfer dan output E-MOSFET kanal-N

Hubungan antara arus ID dengan VGS tidak lagi mengikuti persamaan
Shockleysebagaimana pada JFET dan D-MOSFET, akan tetapi mengikuti persamaan 1.2.
Persamaan ini berlaku untuk VGS > VT.

dimana: k adalah tetapan (konstanta) sebagai fungsi dari konstruksi komponen. Namun
demikian dengan menurunkannya dari persamaan 1.2 tersebut bisa diperoleh harga k untuk
suatu titik dalam kurva harga ID(on) dan VGS(on) tertentu, yaitu:

Konstruksi dan prinsip kerja E-MOSFET kanal-P adalah kebalikan dari E-MOSFET

kanal-N yang sudah dijelaskan di depan. Demikian juga polaritas tegangan VGS, VDS, dan
arus ID juga berlawanan dengan yang ada pada E-MOSFET kanal-N.

18

Simbol E-MOSFET kanal-N dan kanal-P adalah seperti ditunjukkan berturutturutpada gambar 1.15a dan 1.15b. Bila terminal SS tidak terhubung di dalam, maka EMOSFET menjadi komponen empat terminal. Berbeda dengan simbol JFET yang tanda
panahnya pada gate, untuk gate E-MOSFET tidak ada panahnya karena gate dengan kanal
bukanlah P-N junction.

Gambar 1.15 Simbol D-MOSFET (a) kanal-N dan (b) kanal-P

Adanya lapisan SiO2 antara gate dan kanal dalam MOSFET menyebabkan
impendansiinput sangat tinggi. Akan tetapi karena lapisan SiO2 ini sangat tipis, maka perlu
kehati-hatian dalam menangani MOSFET ini. Muatan statis yang ada pada tangan manusia
dikawatirkan bisa menyebabkan lapisan Si02 tembus, sehingga MOSFET akan rusak. Oleh
karena itu biasanya pabrik sudah memberikan cincin penghubung singkat ujung-ujung kaki
MOSFET.Dengan demikian akan dapat menghindari terjadinya beda potensial atau muatan
yang tidak disengaja pada terminal MOSFET.
Beberapa keluarga FET yang belum dibahas pada bab ini adalah VMOS dan CMOS.
VMOS merupakan jenis MOSFET yang dirancang khusus untuk pemakaian pada daya tinggi.

19

Sedangkan CMOS dibentuk dengan menghubungkan secara complementer antara EMOSFET

kanal P dan E-MOSFET kanal-N. CMOS banyak dipakai pada rangkaian terpadu untuk
digital, karena kecepatan kerja yang tinggi, daya rendah, mudah dibuat dan impedansi input
tinggi.
Latihan
1. Gambarkan struktur JFET kanal-P dan jelaskan cara kerjanya!
2. Gambarkan struktur D-MOSFET kanal-P dan jelaskan cara kerjanya!
3. Gambarkan struktur E-MOSFET kanal-P dan jelaskan cara kerjanya!
4. Apabila diketahui IDSS = 9 mA, Vp = - 3,5 Volt, dengan menggunakan
persamaanShockley, tentukan harga arus ID untuk beberapa harga VGS berikut!
a) VGS = 0 V
b) VGS = - 2 V
c) VGS = - 3,5 V
d) VGS = 5 V
5. Dengan diketahui harga IDSS = 12 mA dan Vp = - 4 Volt, gambarkan kurva
transferuntuk JFET tersebut!
6. Bila diketahui IDSS = 6 mA dan Vp = - 4,5 Volt,
a) Tentukan ID pada VGS = - 2 Volt dan 3,6 Volt
b) Tentukan VGS pada ID = 3 mA dan 5,5 mA
7. Jelaskan beberapa perbedaan dan persamaan antara FET dengan transistor bipolar!
8. Jelaskan beberapa keuntungan dan kerugian FET dibanding dengan transistor bipolar!
9. Jelaskan arti mode pengosongan dan peningkatan dalam D-MOSFET!
10. Jelaskan perbedaan antara D-MOSFET dengan E-MOSFET!

20

Bab 2
Bias Tetap
Metode pemberian tegangan bias yang paling sederhana adalah bias tetap (fixedbias).Gambar 2.1 menunjukkan rangkaian penguat JFET kanal-N dengan bias tetap. Untuk
JFETkanal-P, semua polaritas tegangan harus dibalik. Rangkaian bias tetap ini menggunakan
duabuah sumber daya VGG dan VDD. Tegangan VGS sepenuhnya tergantung pada
sumberVGG yang harganya tetap, sehingga tegangan VGS juga tetap. Untuk analisis dc,
kapasitorkopel C1 dan C2 dianggap terbuka.

Gambar 2.1 Rangkaian penguat FET dengan bias tetap

Sebagaimana telah dibahas pada bab sebelumnya bahwa arus IG = 0, maka
denganhukum Ohm diperoleh:
VRG = IG.RG = (0)(RG) = 0 Volt
Terlihat bahwa turun tegangan VGG pada RG tidak ada atau nol, sehingga semua tegangan

21

VGG masuk pada G-S. Secara matematis besarnya tegangan VGS dapat diturunkan:
- VGG - VGS = 0

Dengan menggunakan persamaan Shockley dapat diperoleh harga arus ID.

Oleh karena VGS tetap, maka arus ID juga tetap. Titik kerja JFET VGSQ dan IDQ padakurva
transfer dapat dilihat pada gambar 2.2.

22

Gambar 2.2 Titik kerja JFET pada kurva transfer

Tegangan VDS dapat ditentukan dengan menerapkan hukum Kirchhoff pada ikaloutput,
yaitu:

Contoh 2.1
Diketahui rangkaian JFET seperti gambar 2.3 dengan data IDSS = 10 mA dan Vp = -8 Volt,
tentukan:
a) VGSQ

23

b) IDQ
c) VDSQ

Gambar 2.3 Penguat FET bias tetap untuk contoh 2.1

Penyelesaian:
a) VGSQ = - VGG = -2 Volt
b) IDQ = IDSS(1 VGS/Vp)2
IDQ = 10 mA (1 - -2V/-8V)2 = 5,625 mA
c) VDSQ = VDD ID.RD
= 16V (5,625mA.2k)
= 4,75 volt
Titik kerja JFET tersebut adalah:
VGSQ = - 2 Volt

24

IDQ = 5,625 mA
VDS = 4,75 Volt
Bias Sendiri (Self-bias)
Metode self bias atau bias sendiri mengatasi dua buah sumber daya pada bias
tetap,yakni hanya dengan menggunakan sebuah catu daya. Tegangan VGS pada bias sendiri
iniditentukan oleh besarnya RS pada kaki source. Rangkaian penguat JFET kanal-N dengan
biassendiri terlihat pada gambar 2.4.

Gambar 2.4 Rangkaian penguat FET dengan self-bias

Dalam analisis dc semua kapasitor dianggap rangkaian terbuka. Disamping itu
perluuntuk diketahui bahwa harga tegangan dengan subskrip tunggal (misalnya: VG) adalah
hargategangan pada titik subskrip tersebut terhadap ground (tanah). VG berarti tegangan
antara titikG dengan ground. Untuk harga tegangan dengan subskrip ganda (misalnya: VGS)
adalahharga tegangan antara dua titik pada subskrip tersebut. VGS berarti harga tegangan
antara titikG dan titik S.

25

Beberapa asumsi yang selalu berlaku pada FET (baik JFET maupun MOSFET)
untukanalisis dc adalah bahwa IG = 0 dan ID = IS. Selanjutnya dengan menerapkan
hukumKirchhoff pada ikal input, diperoleh:
VG = VGS + VS
IG.RG = VGS + ID.RS
0 = VGS + ID.RS
- ID.RS = VGs

Dari persamaan 2.4 tersebut terlihat bahwa tegangan VGS semata-mata ditentukan
oleh arusID dan resistor RS.Akan tetapi persamaan 2.4 tersebut masih belum bisa
diselesaikan karena VGS dan IDbelum diketahui. Oleh karena itu perlu memperhatikan
persamaan lain yang mengandungVGS dan ID, yaitu persamaan Shockley
`ID = IDSS (1 VGS/Vp)2
Dengan memasukkan harga ID dari persamaan Shockley ini kedalam persamaan 2.4,
makaharga VGS dapat dicari secara matematis, yaitu:
VGS = - ID.RS
VGS = -{IDSS (1 VGS/Vp)2}. RS
VGS = - IDSS . RS (1 VGS/VP)2
akhirnya diperoleh persamaan kuadrat:

26

Persamaan 2.5 ini dapat diselesaikan dengan rumus ABC (istilah dalam matematis
untukmenyelesaikan persamaan kuadrat), yaitu:

Dengan menggunakan rumus ABC ini akan diperoleh dua buah harga VGS, namun
diantaradua tersebut hanya satu VGS yang memenuhi syarat.Syarat VGS adalah:
Harga VGS harus bernilai antara 0 sampai Vp.
Disamping itu harga (B2- 4AC) dalam rumus ABC tersebut harus bernilai positip.
Apabilabernilai negatip berarti tidak ada penyelesaian.
Setelah harga VGS diperoleh maka dengan menasukkan VGS ke persamaan 2.4
akandapat ditentukan nilai arus ID, yaitu:

Tegangan VDS dapat diperoleh dengan menerapkan hukum Kirchhoff pada ikaloutput, yaitu:
VDD = VDS + ID RD + ID RS
VDD = VDS + ID (RD + RS)

Dengan demikian dapat ditentukan titik kerja penguat FET, yaitu: VGSQ, IDQ, danVDSQ.

27

Contoh 2.2
Suatu rangkaian penguat JFET dengan self-bias seperti pada gambar 2.5.
Diketahuidata JFET adalah sebagai berikut: IDSS = 8 mA dan Vp = - 6 Volt.
Tentukan:
a) VGSQ
b) IDQ
c) VDSQ

Gambar 2.5 Rangkaian penguat JFET untuk contoh 2.2

Penyelesaian:
(a) Menentukan VGSQ dengan persamaan 2.5.

28

+ 1
(8 )(1 )
(6)

8
36

+ 1

2(8 )(1 )
(6)

+ 1+

(0,22) VGS2 + (3,67) VGS + 16 = 0

16
6

=0

+ (8 )(1 ) = 0
+ 16 = 0

dengan menggunakan rumus ABC dapat diperoleh

VGS1 = - 2,587 Volt
Dan
VGS2 = - 13,9 Volt
Diantara dua harga VGS tersebut yang memenuhi syarat sebagai VGSQ adalah VGS1 = 2,587 Volt karena terletak antara nilai 0 hingga Vp = - 6 Volt.
(b) Harga VGSQ = -2,587 Volt dimasukkan ke persamaan 2.6diperoleh:
ID = -

= 2, 587

(c) Dengan persamaan 2.7 diperoleh harga VDS, yaitu:

VDS = VDD - ID (RD + RS)
VDS = 20 - (2,587m) (3,3K + 1K) = 8,87 Volt
Bias Pembagi Tegangan
Bias pembagi tegangan seperti yang diterapkan pada transistor bipolar juga
bisaditerapkan pada FET. Penerapan rangkaian pada kedua komponen tersebut tidak berbeda,
namun analisis dc-nya berbeda sekali. Rangkaian penguat FET dengan bias pembagi
tegangan tampak pada gambar 2.6.

29

Gambar 2.6 Rangkaian penguat FET dengan bias pembagi tegangan

Oleh karena IG = 0, maka rangkaian pembagi tegangan yang diwujudkan oleh R1
danR2 tidak akan terbebani oleh FET. Dengan demikian tegangan pada G (gate) adalah sama
dengan turun tegangan pada R2, yaitu:

Dengan menerapkan hukum Kirchhoff pada ikal input diperoleh:

VG = VGS + VS
VG = VGS + ID.RS

30

Harga VGS disamping ditentukan oleh ID dan RS juga dipengaruhi oleh VG

yaknibesaran yang terdiri atas R1, R2, dan VDD. Pada bias tetap tegangan VGS hanya
ditentukan oleh ID dan RS.Pada persamaan 2.9 tersebut terdapat dua besaran yang belum
diketahui yaitu ID dan VGS. Oleh karena itu perlu sebuah persamaan yang juga mengandung
dua besaran yang belum diketahui tersebut, yakni persamaan Shockley:
ID = IDSS(1 -

Apabila harga ID pada persamaan Shockley ini dimasukkan ke persamaan 2.9, maka
diperoleh:
VGS = VG - ID.RS

diselesaikan dengan formula matematis:

(a b)2 = (a2+ b2- 2ab)
sehingga diperoleh:
VGS = VG - IDSS RS {1 + (VGS2/Vp2) - 2 (VGS/Vp)}

31

VGS = VG - IDSS RS - IDSS RS(VGS2/Vp2) + 2IDSS RS(VGS/Vp)

akhirnya diperoleh persamaan kuadrat:

Persamaan 2.10 ini dapat diselesaikan dengan rumus ABC (istilah dalam matematis untuk
menyelesaikan persamaan kuadrat), yaitu:

Dengan menggunakan rumus ABC ini akan diperoleh dua buah harga VGS, namun
diantara dua tersebut hanya satu VGS yang memenuhi syarat.Syarat VGS adalah:
Harga VGS harus bernilai antara 0 sampai Vp.
Disamping itu harga (B2- 4AC) dalam rumus ABC tersebut harus bernilai positip.
Apabilabernilai negatip berarti tidak ada penyelesaian. Setelah harga VGS diperoleh maka
dengan menasukkan VGS ke persamaan 2.9 akan dapat ditentukan nilai arus ID, yaitu:

32

Tegangan VDS dapat diperoleh dengan menerapkan hukum Kirchhoff pada ikal output, yaitu:
VDD = VDS + ID RD + ID RS
VDD = VDS + ID (RD + RS)

Dengan demikian dapat ditentukan titik kerja penguat FET, yaitu: VGSQ, IDQ, dan VDSQ.
Contoh 2.3
Suatu rangkaian penguat JFET dengan bias pembagi tegangan ditunjukkan pada gambar
2.7. Diketahui data JFET adalah: IDSS = 8mA dan Vp = - 4 Volt. Tentukan:
(a) VGSQ
(b) IDQ
(c) VDSQ

33

Gambar 2.7 Rangkaian penguat FET bias pembagi tegangan untuk contoh 2.3
Penyelesaian:
(a) Menentukan VGSQ dengan persamaan 2.10 dengan terlebih dahulu menghitung
VGdengan persamaan 2.8

34

(0,75) VGS2+ (7) VGS + (10,18) = 0

dengan menggunakan rumus ABC dapat diperoleh
VGS1 = - 1,8 Volt
Dan
VGS2 = - 7,53 Volt
Diantara dua harga VGS tersebut yang memenuhi syarat sebagai VGSQ adalah VGS1 = - 1,8
Volt karena terletak antara nilai 0 hingga Vp = - 4 Volt.
(b) Harga VGSQ = - 1,8 Volt dimasukkan ke persamaan 2.11 diperoleh:

(c) Dengan persamaan 2.12 diperoleh harga VDS, yaitu:

VDS = VDD - ID (RD + RS)
VDS = 16 - (2,41m) (2,4K + 1,5K) = 6,6 Volt

35

Untuk mempermudah analisis titik kerja pada rangkaian bias pembagi tegangan
inidapat

juga

dipakai

pemrograman

yang

sudah

dibahas

pada

bias

sendiri.

Pemrogramantersebut dapat dipakai untuk kedua metode bias ini. Untuk bias sendiri, karena
R1 tidak ada maka harga tersebut ditulis 1E30, dan yang dimaksud R2 adalah RG.
Pemberian tegangan bias untuk D-MOSFET pada dasarnya sama seperti untuk JFET.
Demikian juga analisis titik kerjanya. Satu hal yang berbeda diantara keduanya adalah bahwa
pada D-MOSFET dimungkinkan pemberian tegangan VGS positip.
Soal Latihan
1. Diketahui rangkaian JFET seperti gambar 2.8 dengan data IDSS = 8 mA dan Vp = 4,5Volt, tentukan:
a) VGSQ
b) IDQ
c) VDSQ

Gambar 2.8 Penguat FET bias tetap untuk soal no.1

36

2. Suatu rangkaian penguat JFET dengan self-bias seperti pada gambar 2.9. Diketahui
data JFET adalah sebagai berikut: IDSS = 7 mA dan Vp = - 5,5 Volt.
Tentukan:
a) VGSQ
b) IDQ
c) VDSQ

Gambar 2.9 Rangkaian penguat JFET untuk soal no.2

3. Suatu rangkaian penguat JFET dengan bias pembagi tegangan ditunjukkan pada
gambar 2.10. Diketahui data JFET adalah: IDSS = 12 mA dan Vp = - 6 Volt.
Tentukan:(a) VGSQ, (b) IDQ dan (c) VDSQ

37

Gambar 2.10 Rangkaian penguat FET bias pembagi tegangan untuk soal no. 3
4. Hitunglah harga gm untuk JFET yang mempunyai data IDSS = 10 mA dan Vp = - 6
Volt pada titik kerja VGSQ =:
a) 0.5 Volt
b) - 1.5 Volt
c) - 2.5 Volt

38

Bab 3
Penguat FET
Rangkaian penguat dengan menggunakan FET, seperti juga transistor bipolar, selalu
diberikan tegangan bias agar dapat bekerja sebagai penguat. Tegangan bias untuk FET dapat
diberikan dengan berbagai cara. Diantara yang paling banyak digunakan untuk rangkaian
penguat FET adalah self-bias. Pemberian tegangan bias yang tepat akan menjamin FET dapat
bekerja pada daerah yang aktif.
Beberapa metode pemberian bias termasuk menentukan titik kerja FET akan
dibahaspada bab ini. Kemudian dilanjutkan dengan analisis rangkaian penguat FET guna
menentukan beberapa parameter penguat seperti penguatan tegangan (Av), penguatan arus
(Ai) dan sebagainya. Disamping analisis rangkaian, juga dikenalkan metode perancangan
suatu penguat dengan FET.
Model sinyal kecil FET
FET dapat digunakan sebagai penguat sinyal kecil dengan impedansi input
yangsangat tinggi. Untuk melalukan analisis ac pada rangkaian penguat FET diperlukan
rangkaian ekivalen atau modelnya. Dengan analisis ini dapat diperoleh beberapa parameter
penguatseperti: Av, Ai, Zi, dan Zo. Rangkaian ekivalen ac (model ac) suatu JFET adalah
seperti pada gambar 3.1.

Gambar 3.1 Rangkaian ekivalen ac JFET

Pada rangkaian ekivalen ac JFET terlihat bahwa bagian input merupakan
rangkaianterbuka yang menunjukkan bahwa input JFET mempunyai impendasi yang sangat
tinggi. Bagian output JFET terdiri atas sumber arus yang tergantung pada nilai gm dan vgs
dan diparalel dengan rds.

39

Parameter FET yang penting adalah transkonduktansi atau gm. Parameter

gmmerupakan perbandingan antara perbahan arus ID dan perubahan tegangan VGS disekitar
titik kerja dengan VDS konstan. Nilai gm dapat diperoleh dari kurva transfer, sehingga kurva
transfer ini sering juga disebut dengan kurva transkonduktansi.

Gambar 3.2 Kurva transfer untuk menentukan transkonduktansi

Harga gm tergantung dari posisi titik kerja Q, karena kurva transkonduktansi

tidaklinier. Harga gm terkecil diperoleh apabila VGS = Vp atau pada saat JFET cut-off.

40

Sedangkan harga gm terbesar diperoleh saat VGS = 0, yakni pada saat arus ID sama dengan
IDSS. Harga gm pada saat VGS = 0 ini disebut dengan gm0.
Secara matematis harga gm dapat diperoleh dengan menurunkan persamaan
transferatau persamaan Shockley:

sehingga didapatkan:

Atau

dimana:

Persamaan 3.1, 3.2 dan 3.3 berlaku untuk JFET dan D-MOSFET baik kanal P
maupunkanal N. Sedangkan untuk E-MOSFET karena persamaan transfernya berbeda

41

dengan kedua keluarga FET tersebut, maka harga gmnya juga berbeda. Harga gm untuk EMOSFET diturunkan dari persamaan transfernya (persamaan 1.2):
ID = k(VGS VT)2
sehingga didapatkan:

dimana:

Persamaan 3.4 tersebut berlaku untuk E-MOSFET baik untuk kanal N maupun kanal P.
Dari rangkaian ekivalen ac JFET gambar 3.1, selain parameter gm yang
merupakanparameter penting lainnya adalah parameter rds. Parameter rds merupakan
resistansi output FET yang nilai tipikalnya berkisar antara 40 K hingga 100 K, sehingga
dalam berbagai analisis praktek parameter ini sering diabaikan. Apabila parameter rds
diabaikan, maka resistor tersebut dianggap terbuka atau tak terhingga.

42

Gambar 3.3 Kurva karakteristik JFET untuk menentukan parameter rds

Parameter rds dapat diperoleh dari kurva karakteristik output suatu FET. Gambar
3.3menunjukkan cara mendapatkan parameter rds dari kurva output FET.

Untuk memperoleh harga rds yang akurat secara grafis, diperlukan kurva output
JFETdengan skala yang teliti. Sulitnya mendapatkan parameter rds secara grafis karena kurva
output terlihat mendatar. Akan tetapi pada umumnya harga rds sudah diketahui dari buku data
yang dikeluarkan pabrik. Pabrik umumnya mengeluarkan spesifikasi parameter rds dalam
istilah yos. Parameter yos ini disebut dengan admitansi output yaitu kebalikan dari resistansi
output.

43

dimana:

rds dalam satuan Ohm ()

yos dalam satuan Siemens (S)

Contoh 3.4
Hitunglah harga gm untuk JFET yang mempunyai data IDSS = 8 mA dan Vp = - 4Volt pada
titik kerja VGSQ =:
a) 0.5 Volt
b) - 1.5 Volt
c) - 2.5 Volt
Penyelesaian:
Menentukan gm pada saat VGS = 0 yaitu gm0 dengan persamaan 3.3:

(a) pada VGSQ = - 0,5 Volt:

(b) pada VGSQ = - 1,5 Volt:

44

(c) pada VGSQ = - 2,5 Volt:

Harga gm terbesar diperoleh pada saat VGS = 0, kemudian apabila VGS dibuat semakin
negatip maka harga gm semakin kecil.
Analisis Penguat CS
Seperti halnya pada penguat transistor bipolar, penguat FET juga dapat
dirangkaidalam beberapa konfigurasi. Konfigurasi penguat JFET dengan source sebagai
terminalbersama disebut dengan penguat Common Source (CS). Rangkaian penguat CS dapat
dilihat pada gambar 3.4. Untuk menganalisa parameter penguat seperti Av, Zi, dan Zo,
rangkaian penguat tersebut perlu diubah menjadi rangkaian ekivalen ac. Gambar 3.4a
merupakanrangkaian ekivalen ac dari gambar 3.4.

45

Gambar 3.4 Rangkaian penguat CS

Gambar 3.4a Rangkaian ekivalen ac penguat CS

Pembuatan rangkaian ekivalen ac tersebut didasarkan atas asumsi bahwa pada
kondisiac semua kapasitor termasuk kapasitor kopling (C1 dan C2) dan by-pass (CS)
dianggap hubung singkat. Dengan demikian RS seolah-olah tidak ada karena telah dihubung
singkat oleh CS. Pada rangkaian ekivalen ac terminal source langsung terhubung ke ground.
Sumbertegangan VDD juga dianggap hubung singkat ke ground.

46

Analisis pertama adalah menentukan penguatan tegangan (Av). Dengan menerapkan

hukum Kirchhoff pada ikal output dapat diperoleh Av sebagai berikut:

Apabila harga rds diabaikan (atau tidak diketahui) yang disebabkan karena rds>> RD,
makapersamaan 3.6 tersebut menjadi:

Tanda negatip pada kedua persamaan tersebut menunjukkan bahwa antara sinyal output dan
input berbeda fasa 1800atau berlawanan fasa.
Impedansi input (Zi) dari rangkaian tersebut adalah:

Sebenarnya impedansi rangkaian penguat tersebut (Zi) adalah paralel antara RG dengan
impedansi input FET. Akan tetapi karena impedansi input FET sangat tinggi ( 109 harga
tipikal untuk JFET dan 1012 hingga 1015 harga tipikal untuk MOSFET), maka praktis
yangmenentukan impedansi input rangkaian adalah RG.

47

Impedansi output (Zo) dari JFET adalah:

Zo(FET) = rds
Sedangkan impedansi input dari rangkaian adalah paralel antara rds dengan RD.

Apabila harga rds diabaikan atau tidak diketahui, maka besarnya Zo tersebut hanya ditentukan
oleh RD, yaitu:
Zo = RD
Contoh 3.5
Suatu rangkaian penguat CS seperti pada gambar 3.5 mempunyai data JFET sebagai
berikut: yos = 40 S, IDSS = 8 mA, dan VGS(off) = -4 Volt.
Tentukanlah:
a) Titik kerja: VGSQ dan IDQ
b) Penguatan tegangan (Av)
c) Impedansi input (Zi)
d) Impedansi output(Zo)

48

Gambar 3.5 Rangkaian penguat JFET untuk contoh 7.5

Penyelesaian:
a) Dengan menggunakan persamaan 3.5 dan 3.6 diperoleh titik kerja:
VGSQ = - 1,8 Volt
IDQ = 2,4 mA
b) Penguatan tegangan ditentukan dengan persamaan 3.6, namun perlu dicari dulu gm0,
gm, dan rds dari data JFET yang ada.
Menentukan gm0 dengan persamaan 3.3:

Menentukan gm dengan persamaan 3.1:

49

Menentukan rds dengan persamaan 3.5

Menentukan Av dengan persamaan 3.6:

Av

= - gm(rds || RD)
= - (2,2m)(2,2K || 25K) = - 4,45

(c) Impedansi input (Zi)

Zi = RG = 10 M
(d) Impedansi output (Zo)
Zo = rds || RD = 2,2K | 25K = 2.02 K
Penguat CS dengan RS
Rangkaian penguat Common-Source (CS) berarti bahwa kapasitor by-pass
yangmemparalel RS dilepas, sehingga terdapat turun tegangan ac pada resistor RS. Hal ini
akan memperkecil penguatan tegangan (Av) rangkaian penguat tersebut. Rangkaian penguat
CS dengan RS dapat dilihat pada gambar 3.6.
Pada pembahasan penguat CS dengan RS ini terdapat perbedaan analisis antara rds
diabaikan dan rds diperhitungkan. Tidak seperti pada penguat CS dengan C by-pass yang lalu
yang hanya memparalel antara rds dengan RD. Oleh karena itu pembahasan pertama akan
dilakukan dengan menganggap rds tidak ada atau rds diabaikan. Rangkaian ekivalen ac
daripenguat CS dengan RS adalah seperti pada gambar 3.7.

50

Gambar 3.6 Rangkaian penguat CS dengan RS

Gambar 3.7 Rangkaian ekivalen ac penguat CS dengan RS

Pada rangkaian ekivalen ac tampak bahwa rds tidak ada, hal ini disebabkan karena
rdsdiabaikan atau dianggap terbuka. Sedangkan RS terlihat terhubung antara S dan ground,
hal ini disebabkan karena C by-pass (CS) yang memparalel RS telah dilepas.
Dengan

memperhatikan

rangkaian

tegangan(Av) dapat diperoleh sebagai berikut:

ekivalen

ac

tersebut,

maka

penguatan

51

harga vi dapat diperoleh dari rangkaian ekivalen, yaitu:

vi = vgs + vs
vi = vgs + (gm vgs )(RS)
vi = vgs (1 + gm RS)
Apabila harga vi ini dimasukkan ke persamaan Av, maka diperoleh:

dengan meniadakan harga vgs pada pembilang dan penyebut, maka akhirnya diperoleh:

Impedansi input (Zi) dan output (Zo) dari rangkaian penguat CS dengan RS ini
samaseperti persamaan 3.8, yakni untuk penguat CS dengan CS (tanpa RS).
Zi = RG
Zo = RD

52

Contoh 3.6
Diketahui rangkaian penguat CS seperti pada gambar 3.8, dimana data DMOSFETyang digunakan adalah: IDSS = 10 mA, dan Vp = - 3.5 Volt. Tentukan penguatan
tegangan(Av) rangkaian tersebut.

Gambar 3.8 Rangkaian penguat CS dengan RS untuk contoh 3.6

Penyelesaian:
Menentukan titik kerja VGSQ dan IDQ dengan persamaan 3.5 dan 3.6, diperoleh:
VGSQ = - 1.8 Volt
IDQ = 2.3 mA
Menentukan gm0 dengan persamaan 3.3:

53

Menentukan gm dengan persamaan 3.1:

Menentukan Av dengan persamaan 3.10:

Pembahasan di atas didasarkan atas anggapan bahwa rds diabaikan karena

nilainyarelatif sangat besar dibanding RD maupun RS atau karena alasan datanya tidak
diketahui. Namun untuk perhitungan yang lebih teliti, maka rds perlu dimasukkan dalam
analisis. Pembahasan berikut ini dengan anggapan bahwa rds diketahui. Gambar 3.9
merupakan rangkaian ekivalen ac penguat CS dengan RS dimana harga rds diperhitungkan.

Gambar 3.9 Rangkaian ekivalen ac penguat CS dengan RS

Dari gambar rangkaian ekivalen tersebut dapat dilihat bahwa arus yang mengalir pada rds
sesuai hukum Ohm adalah:

54

Arus yang mengalir melewati RS maupun RD disebut dengan arus Io, sehingga:
Vo = - Io RD
dan
Vs = Io RS
Dengan demikian Irds dapat dinyatakan:

Arus Io sebenarnya merupakan jumlah arus dari sumber arus gm vgs dan arus dari Irds, yaitu:
Io = gm vgs + Irds
apabila harga arus Irds dimasukkan, maka diperoleh:

Dari rangkaian ekivalen diperoleh juga:

Vi = Vgs + Vs
Vi = Vgs + Io RS
Vgs = Vi - Io RS

55

harga vgs ini selanjutnya dimasukkan ke persamaan Io, yaitu:

Io {1 + gm RS +(RD + RS)/rds} = gm Vi
akhirnya diperoleh:

Dengan demikian Vo adalah:

Vo = - Io RD

Oleh karena penguatan tegangan Av adalah:

Av = Vo/Vi
maka:

56

Persamaan

3.11

terlihat

panjang

karena

adanya

rds

dalam

pembahasan.

Apabiladikembalikan ke depan yaitu bila dalam persamaan 3.11 tersebut harga rds dibuat tak
terhingga, maka persamaan 3.11 menjadi persamaan 3.10. Persamaan 3.10 adalah persamaan
Av dimana rds tidak ada. Selanjutnya apabila dalam persamaan 3.11 tersebut harga rds dibuat
tak terhingga dan RS adalah nol, maka persamaan 3.11 menjadi persamaan 3.3. Persamaan
3.7 ini adalah persamaan Av tanpa rds dan RS hubung singkat.
Impedansi input untuk rangkaian ekivalen gambar 3.9 adalah:
Zi = RG
Sedangkan impedansi output (Zo)nya adalah jumlah paralel antara rds + RS dengan RD,
yaitu:

Contoh 3.7
Perhatikan gambar 3.8 pada contoh 3.6. Diketahui yos = 25 S sebagai data tambahanuntuk
rangkaian tersebut. Hitunglah Av sekarang.
Penyelesaian:
Menentukan rds dengan persamaan 3.5

57

Dari contoh 3.6 tersebut diperoleh gm = 2,77 mS, sehingga bisa langsung dihitung Av
nyadengan persamaan 3.11.

Av

= -1,3

Pada contoh 3.6 dengan mengabaikan rds diperoleh Av = - 1,35, dan pada contoh 3.7
denganmemperhitungkan rds diperoleh Av = -1,3. Secara praktis perbedaan ini cukup
kecil,sehingga pada kebanyakan perhitungan praktis rds selalu diabaikan.
Rangkaian Pengikut Source
Pada transistor bipolar terdapat konfigurasi common kolektor atau rangkaian
pengikutemitor. Sebagai padanan dalam FET terdapat rangakaian pengikut source atau
common drain.Seperti halnya pada transistor bipolar, ciri-ciri rangkaian pengikut source ini
adalahmempunyai Av kurang dari satu, Zo rendah, dan Zi sangat tinggi. Rangkaian pengikut
source

dapat

dilihat

pada

gambar

rangkaianekivalen ac pengikut source.

3.10.

Sedangkan

gambar

3.11

merupakan

58

Gambar 3.10 Rangkaian pengikut source

Gambar 3.11 Rangkaian ekivalen ac penguatpengikut source

Dari rangkaian ekivalen ac pada gambar 3.11 dapat diturunkan formula untukpenguatan
tegangan (Av), yaitu:

59

harga Vo dapat diperoleh dari rangkaian ekivalen, yaitu:

Vo = (gm vgs )(RS || rds)
Oleh karena:
Vi = vgs + Vo
Vgs = Vi - Vo
bila vgs dimasukkan ke persamaan Vo, maka:
Vo = (gm )(Vi - Vo)(RS || rds)
Vo = (gm Vi gm Vo)(RS || rds)
Vo = gm Vi(RS || rds) gm Vo(RS || rds)
Vo + gm Vo(RS || rds) = gm Vi(RS || rds)
Vo {1 + gm (RS || rds)} = gm Vi(RS || rds)
Akhirnya bisa diperoleh Vo/Vi atau Av, yaitu:

Apabila pembilang dan penyebut dibagi gm, maka diperoleh:

60

Dari persamaan 3.13 tersebut terlihat bahwa harga Av selalu kurang dari satu. Semakin
besarharga gm, harga Av semakin mendekati satu. Harga Av adalah positip berarti sinyal
outputdan input sefasa.
Impedansi input (Zi) rangkaian pengikut source adalah:
Zi = RG
Sedangkan impedansi output (Zo) adalah:

Contoh 3.7
Perhatikan rangkaian pengikut source seperti pada gambar 3.12. Diketahui data JFETadalah:
IDSS = 16 mA, Vp = -4 Volt, dan yos = 25 S. Tentukan Av, Zi dan Zo.

Gambar 3.12 Rangkaian pengikut source

Penyelesaian:
Menentukan titik kerja dengan persamaan 3.5, diperoleh:

61

VGSQ = - 2,86 Volt

Menentukan gm0 dengan persamaan 3.3:

Menentukan gm dengan persamaan 3.1:

Menentukan rds dengan persamaan 3.5

Menentukan Av dengan persamaan 3.13:

Menentukan Zi: Zi = RG = 1 M
Menentukan Zo dengan persamaan 3.14:
Zo = RS || rds || (1/gm)

62

Zo = (2,2K) || (40K) || (1/2,28m) = 362

Penguat Gate Bersama (CG)
Konfigurasi terakhir yang dibahas sebagai penguat FET adalah penguat Gate
Bersama(Common Gate = CG). Sebagaimana akan terlihat pada analisis berikut irangkaian
penguatCG mempunyai impedansi input kecil, impedansi output seperti CS, dan Av seperti
CSnamun tidak membalikkan. Gambar 3.13 dan 3.14 berturut-turut adalah rangkaian
penguatCG dan rangkaian ekivalen ac nya.

Gambar 3.13 Rangkaian penguat CG

Gambar 3.14 Rangkaian ekivalen ac penguat CG

Dari gambar rangkaian ekivalen ac terlihat bahwa terminal G berada di bawah
dantidak terhubung baik dengan source maupun drain. Besarnya tegangan gate - source
adalah:Vgs = - Vi. Penguatan tegangan Av dapat diturunkan sebagai berikut:

63

harga Vo dapat diperoleh dari rangkaian ekivalen, yaitu:

Vo = (- gm vgs )(RD)
Vo = (- gm )(-Vi)(RD)
Vo = (gm Vi)(RD)
Dengan demikian harga Av adalah:

Penguatan Av bertanda positip berarti sinyal input dan output sefasa. Bedanya
hargaAv ini dengan Av penguat CS adalah tanda negatipnya saja.
Apabila harga rds diketahui, maka persamaan 3.15 menjadi:

Dengan mengabaikan rds, impedansi input (Zi) rangkaian penguat CG adalah:

Impedansi output (Zo) adalah:

64

Contoh 3.9
Perhatikan rangkaian penguat CG seperti pada gambar 3.15. Diketahui data
JFETadalah: IDSS = 10 mA, Vp = -4 Volt. Tentukan Av, Zi dan Zo.

Gambar 3.15 Rangkaian penguat CG

Penyelesaian:
Menentukan titik kerja dengan persamaan 3.5, diperoleh:
VGSQ = - 2,2 Volt
Menentukan gm0 dengan persamaan 3.3:

65

Menentukan gm dengan persamaan 3.1:

gm = 5 mS (1 -

) = 2,2

Menentukan Av dengan persamaan 3.15:

Av = gm RD = (2,25 m)(3,6K) = 8,1
Menentukan Zi dengan persamaan 3.17:
Zi = RD ||(1/gm) = (3,6K)||(1/2,25m) = 395
Impedansi output:
Zo RD = 3,6 K
Soal Latihan
1. Suatu rangkaian penguat CS seperti pada gambar 3.16 mempunyai data JFET sebagai
berikut: yos = 50 mS, IDSS = 12 mA, dan VGS(off) = - 6,5 Volt. Tentukanlah:
a) Titik kerja: VGSQ dan IDQ
b) Penguatan tegangan (Av)
c) Impedansi input (Zi)
d) Impedansi output(Zo)

66

Gambar 3.16 Rangkaian penguat JFET untuk soal no. 1

2. Diketahui rangkaian penguat CS seperti pada gambar 3.17, dimana data D-MOSFET
yang digunakan adalah: IDSS = 16 mA, dan Vp = - 6 Volt. Tentukan penguatan
tegangan (Av) rangkaian tersebut.

67

Gambar 3.17 Rangkaian penguat CS dengan RS untuk soal no. 2

3. Perhatikan gambar 3.17 pada soal no.2. Diketahui yos = 25 mS sebagai data tambahan
untuk rangkaian tersebut. Hitunglah Av sekarang.
4. Perhatikan rangkaian pengikut source seperti pada gambar 3.18. Diketahui data JFET:
IDSS = 10 mA, Vp = -6 Volt, dan yos = 40 mS. Tentukan Av, Zi dan Zo.

68

Gambar 3.18 Rangkaian pengikut source untuk soal 4

5. Perhatikan rangkaian penguat CG seperti pada gambar 3.19. Diketahui data JFET
adalah: IDSS = 16 mA, Vp = - 6,5 Volt. Tentukan Av, Zi dan Zo.

69

Gambar 3.19 Rangkaian penguat CG untuk soal no. 5

6. Rangkaian penguat CS seperti gambar 3.30 diharapkan dapat menghasilkan Av = - 8.
Bila diketahui data JFET adalah: IDSS = 10 mA, Vp = - 4 Volt, yos = 20 mS, dan
VGSQ = 1 Volt. Tentukan nilai RS dan RD.

Gambar 3.20 Rangkaian penguat JFET untuk soal no. 6

70

Bab 4
Penguat Daya
Suatu sistem penguat biasanya terdiri atas beberapa tingkat dimana penguat
dayamerupakan tingkat yang terakhir. Penguat daya dimaksudkan untuk memberikan daya
maksimum kepada beban yang mungkin berupa loudspeaker, penggerak, kumparan atau
komponen daya lainnya. Input dari sistem penguat berupa sinyal kecil yang kemudian
dikuatkan oleh beberapa penguat tegangan dan akhirnya diumpankan ke penguat daya untuk
memperoleh daya yang besar.
Fokus pembicaraan pada penguat sinyal kecil adalah linieritas penguat dan besarnya
penguatan, sedangkan pada penguat daya pembahasan akan difokuskan pada efisiensi
penguat, daya keluaran maksimum, dan penyesuai impedansi. Input penguat daya berupa
sinyal besar, sehingga kemampuan daya transistor harus cukup besar untuk dapat
memberikan daya kepada beban.
Pada bab ini akan dibahas beberapa definisi kelas penguat dan analisa penguat
dayakelas A dan B. Penguat daya dengan kopling trafo dan penguat daya komplementer juga
akan dibicarakan.
Kelas Penguat
Penguat daya dapat diklasifikasikan menurut persentase waktu arus kolektor
mengalir.Kelas-kelas penguat menunjukkan lamanya sinyal output mengalir terhadap satu
siklus operasi penuh dari sinyal input. Yang dimaksud satu siklus penuh operasi adalah
3600.Pembagian kelas penguat tersebut adalah:
Penguat Kelas A:
Penguat kelas A dapat menghasilkan sinyal output sesuai dengan sinyal input
selamasiklus penuh. Arus output (kolektor) mengalir terus menerus meskipun tidak ada sinyal
input, sehingga transistor menerima panas karena adanya ICQ. Efisiensi penguat yang
beroperasi pada kelas A sangat rendah. Gambar 4.1 menunjukkan karakteristik transistor
yang bekerja pada kelas A.

71

Gambar 4.1 Karakteristik penguat kelas A

Pada kurva gambar 4.1 terlihat adanya sinyal input berbentuk sinus yang
menumpangpada IBQ dan sinyal output terlihat mengayun secara penuh (selama 3600)
disekitar ICQ. Pada umumnya titik kerja (ICQ maupun VCEQ) penguat kelas A diletakkan
ditengah-tengah garis beban ac agar diperoleh ayunan sinyal output maksimum. Dengan
demikian arus ICQ selalu mengalir baik pada saat ada sinyal input maupun pada saat tidak
ada sinyal input. Hal inilah yang menyebabkan banyak daya yang terdisipasi pada transisor
dan terbuang menjadi panas, sehingga efesiensi penguat kelas A sangat rendah.
Penguat Kelas B:
Penguat kelas B hanya dapat menguatkan setengah siklus (1800) dari sinyal input,
sehingga

apabila

inputnya

gelombang

sinus

maka

sinyal

outputnya

berupa

setengahgelombang. Titik kerjanya berada pada daerah cut-ff (mati), yakni ICQ = 0. Dengan
demikian pada saat tidak ada sinyal input arus kolektor tidak mengalir, sehingga diperoleh
efisiensi penguat yang tinggi.
Penguat kelas B selalu digunakan untuk dua buah penguat yang masingmasingpenguat menguatkan setengah gelombang input, sehingga bisa diperoleh sinyal output
yang penuh. Rangkaian penguat ini disebut dengan penguat push-pull. Masing-masing
penguat bekerja secara bergantian sesuai dengan polaritas ayunan sinyal input.

72

Penguat Kelas AB:

Penguat kelas AB beroperasi diantara penguat kelas A dan kelas AB. Transistor
diberibias disekitar daerah cut-in (mulai menghantar), sehingga diperoleh linieritas yang baik.
Sinyal output yang dihasikan penguat kelas AB adalah selama selang lebih dari 1800dari
sinyal input, namun kurang dari 3600. Efisiensi penguat kelas AB juga terletak diantara
efesiensi kelas A dan kelas B
Penguat kelas AB dipergunakan dalam penguat push-pull guna memperbaiki
linieritas. Apabila yang digunakan adalah penguat kelas B, maka pada sinyal output terdapat
cacat silang (crossover distortion) karena ketidak linieran saat pergantian kerja transistor.
Dengan menggunakan penguat kelas AB, cacat tersebut dapat diatasi.
Penguat Kelas C:
Penguat kelas C menghasilkan sinyal output kurang dari 1800 dari sinyal input. Hal ini
karena bias yang diberikan kepada transistor terletak di bawah titik cut-off (mati).
Untuktransistor NPN adalah dengan memberikan tegangan VBE negatip. Efesiensi penguat
kelas C menjadi sangat tinggi, karena hidupnya transistor hanya sebentar saja.
Penguat kelas C banyak digunakan pada penguat dengan rangkaian ternala, misalnya
pada penguat akhir pemancar. Dengan menggunakan rangkaian ternala pada bagian output
penguat kelas C dapat diperoleh sinyal output bentuk sinus.
Secara keseluruhan bentuk sinyal output yang dihasilkan penguat kelas A, B, AB, dan
C dapat dilihat pada gambar 4.2

73

Gambar 4.2 Bentuk gelombang kelas A, AB, B dan C

Penguat Daya Kelas A Beban Resistor
Rangkaian penguat daya kelas A satu tingkat dengan beban resistor tampak
padagambar 4.3. Meskipun rangkaian ini telah dibahas pada analisa sinyal kecil untuk
penguat CE dalam bab 5, namun titik fokus pembahasan pada bab ini adalah tentang analisa
sinyal besar dan perhitungan daya. Adapun analisa titik kerja dan garis beban adalah sama
seperti pada bab 4, sehingga bila perlu pembahasan pada bab ini dapat merujuk ke bab
tersebut.

74

Gambar 4.3 Rangkaian penguat daya kelas A beban resistor

Daya rata-rata pada beban RL (resistor pada kolektor) yang disebabkan oleh
adanyasinyal ac (bukan karena arus dc ICQ) adalah:

Apabila sinyal output yang mengalir mengalir pada RL, yaitu ic berbentuk sinus, maka
persamaan di atas menjadi:

dimana Icm adalah harga puncak atau harga maksimum dari sinyal output ic.
Penguat yang direncanakan agar dapat menghasilkan ayunan sinyal output
maksimum,maka harga ICQnya harus diletakkan ditengah-tengah garis beban (ingat
pembicaraan garis beban pada buku jilid 1). Dengan demikian harga maksimum (atau harga
puncak) dari sinyal output ic adalah sebesar ICQ, yaitu:
Icm = ICQ
Dengan memasukkan harga Icm = ICQ ini ke persamaan 4.1, maka diperoleh daya rata-rata
maksimum sebesar:

Untuk penguat dengan titik kerja ditengah-tengah garis beban, yakni agar
diperolehayunan sinyal output maksimum, maka besarnya ICQ adalah:

75

Harga ICQ ini diturunkan dari persamaan 4.26 (buku julid 1), dimana Rac sama dengan Rdc
yaitu sebesar RL + RE. Dengan demikian harga Rac + Rdc adalah 2 (RL + RE). Dengan
memasukkan harga ICQ ini ke persamaan 4.2, maka diperoleh:

Dari persamaan 4.3 terlihat bahwa besarnya daya beban maksimum (saat sinyal
outputmaksimum dan ICQ ditengah garis beban) adalah ditentukan oleh harga VCC dan
resistor RL dan RE. Daya PL,mak dapat diperbesar lagi dengan jalan mengecilkan harga RE.
Apabila RE dibuat jauh lebih kecil dibanding RL, maka nilai RE tersebut bisa diabaikan.
Dengan demikian secara pendekatan daya PL,mak adalah:

Meskipun dalam persamaan 4.4 nilai RE diabaikan karena harganya jauh lebih kecil
dibanding RL, namun dalam kenyataannya resistor RE harus tetap ada agar diperoleh
stabilitas bias yang baik. Syarat agar stabilitas penguat menjadi baik adalah:
RE 10RB
Selanjutnya adalah menentukan daya rata-rata yang diberikan oleh catu daya
VCCkepada rangkaian kolektor yaitu yang disebut dengan PCC. Dengan kata lain PCC
adalah besarnya daya rata-rata dari catu daya yang dipakai oleh rangkaian.

76

Apabila sinyal output berbentuk sinus tanpa cacat (distorsi), maka PCC menjadi:
PCC = VCC ICQ
Untuk penguat dengan titik kerja ditengah-tengah garis beban, yakni agar
diperolehayunan sinyal output maksimum, maka besarnya ICQ adalah:

Apabila harga ICQ ini dimasukkan ke PCC, maka diperoleh:

Apabila RL >> RE, maka persamaan 4.5 menjadi:

Setelah diketahui harga PL dan PCC, maka dapat ditentukan efesiensi

penguat.Efesiensi penguat adalah perbandingan antara daya beban dengan daya dari catu
daya yang digunakan penguat tersebut, yaitu:

77

Efesiensi penguat akan maksimum apabila sinyal output maksimum yaitu Icm= ICQ dengan
kondisi ICQ terletak ditengah-tengah garis beban. Dengan anggapan RL >> RE, maka
efesiensi maksimum penguat daya kelas A adalah:

Dapat disimpulkan bahwa efesiensi maksimum penguat daya kelas A dengan

bebanresistor adalah 0,25 atau 25 %. Efesiensi penguat ini adalah mulai dari 0% yaitu pada
saat tidak ada sinyal output sampai 25% yaitu pada saat sinyal output maksimum.
Dalam perencanaan sering dihadapkan pada masalah pemilihan daya transistor
maksimum (PC,mak) yang akan dipakai dalam rangkaian penguat agar dapat menghasilkan
daya beban maksimum (PL,mak) tertentu. Oleh karena itu perlu ditentukan perbandingan
antara daya transistor maksimum (PC,mak) dengan daya beban maksimum (PL,mak), yakni
yang sering disebut dengan figure of merit.
Daya rata-rata pada transistor (atau pada kolektor) adalah daya yang dikeluarkan catu
daya dikurangi dengan daya pada resistor RL dan RE (baik karena sinyal ac maupun ICQ).
Besarnya daya rata-rata pada transistor (kolektor) tersebut adalah:
PC = PCC - {(RL + RE) (ICQ2 + Icm2/2)}
PC = PCC - (RL + RE)(ICQ2) - (RL + RE)(Icm2/2)
Daya pada transistor (kolektor) akan maksimum apabila tidak ada sinyal output. Hal ini
disebabkan karena pada penguat kelas A daya yang dikeluarkan dari catu daya adalah
tetap(persamaan 4.5 maupun persamaan 4.6). Sedangkan apabila tidak ada sinyal output
berarti daya yang terdisipasi pada resistor RL dan RE hanyalah karena ICQ, sehingga daya
dari catu daya sisanya diterima oleh transistor, yaitu:

78

PC,mak = PCC - (RL + RE)(ICQ2)

dengan memasukkan harga PCC dan ICQ yang diperoleh dari pembahasan sebelumnya,
diperoleh:

Apabila RL >> RE, maka:

Dengan demikian nilai figure of merit penguat daya kelas A dengan beban resistor adalah:

Nilai figure of merit sebesar 2 ini artinya adalah apabila pada penguat daya kelas A dengan
beban resistor diinginkan daya beban maksimum sebesar 1 Watt, maka daya transistor
maksimum yang dibutuhkan adalah 2 watt. Daya transistor maksimum (PC,mak) ini sering
dicantumkan dalam buku data sebagai data yang sangat penting terutama dalam perencanaan
penguat daya.

79

Contoh 4.1
Rangkaian penguat daya kelas A seperti pada gambar 4.3a diberi sinyal input
sehinggamengalir arus basis (ac) dengan harga puncak 10 mA. Tentukan efesiensi penguat
daya tersebut.

Gambar 4.3a Rangkaian penguat daya kelas A untuk contoh 4.1

Penyelesaian:

ICQ = IBQ = (25)(19,3mA) = 0,48 A

Harga puncak arus ic (Icm) adalah:
Icm = Ibm = (25)(10mA) = 250 mA
Daya pada beban dihitung dengan persamaan 4.1, yaitu:

80

Daya dari catu daya dihitung dengan persamaan 4.4a:

PCC = ICQ VCC = (0,48)(20) = 9,6 Watt
Dengan demikian efesiensi penguat adalah:

Penguat Daya Kelas A Beban Trafo

Rangkaian penguat daya kelas A dengan menggunakan beban trafo tampak
padagambar 4.4. Beban yang sesungguhnya dari rangkaian ini adalah RL, dimana RL ini
misalnya bisa berupa loudspeaker. Akan tetapi antara penguat dengan RL ini dihubungkan
dengan transformator atau trafo.

81

Gambar 4.4 Rangkaian penguat daya kelas A beban trafo

Trafo yang digunakan dalam rangkaian penguat ini adalah ideal. Dengan demikian
berlaku:
n = Np/Ns = Vp/Vs
Np/Ns = Is/Ip
sehingga diperoleh:

82

Beban ac yang dirasakan oleh kolektor pada bagian primer trafo adalah
RL.Sedangkan beban dc yang dirasakan kolektor adalah 0. Karena secara ideal Rdc dari
trafo adalah 0 W. Dengan demikian garis beban dc dan ac dari rangkaian penguat gambar 4.4
adalah seperti pada gambar 4.5.

Gambar 4.5 Garis beban dc dan ac dari gambar 4.4

Dari gambar 4.5 terlihat bahwa garis beban dc hampir vertikal. Hal ini
disebabkankarena garis beban dc hanya dipengaruhi oleh resistansi RE yang nilainya sangat
kecil. Dengan demikian harga VCEQ hampir sama dengan VCC.
Perhitungan daya untuk penguat daya kelas A dengan beban trafo adalah sebagai
berikut. Daya rata-rata pada beban RL (pada kumparan skunder trafo) yang disebabkan oleh
adanya sinyal ac adalah:

dimana Icm adalah harga puncak atau harga maksimum dari sinyal output ic. Daya padabeban
akan maksimum apabila Icm = ICQ, yaitu:

83

Pada penguat dengan beban trafo, bila titik kerja ditengah-tengah garis beban agar
diperoleh ayunan sinyal output maksimum, maka besarnya ICQ adalah (RL >> RE):

Dengan memasukkan harga ICQ ini pada persamaan di atas, diperoleh:

Daya rata-rata yang diberikan catu daya kepada rangkaian kolektor PCC adalah:
PCC = VCC ICQ
Dengan memasukkan harga ICQ,

ke dalam persamaan PCC, maka diperoleh:

84

Setelah diketahui harga PL dan PCC, maka dapat ditentukan efesiensi

penguat.Efesiensi penguat adalah perbandingan antara daya beban dengan daya dari catu
daya yang digunakan penguat tersebut, yaitu:

Efesiensi penguat akan maksimum apabila sinyal output maksimum yaitu Icm = ICQ dengan
kondisi ICQ terletak ditengah-tengah garis beban. Dengan anggapan RL >> RE, maka
efesiensi maksimum penguat daya kelas A dengan trafo adalah:

Dapat disimpulkan bahwa efesiensi maksimum penguat daya kelas A dengan

bebantrafo adalah 0,5 atau 50 %. Efesiensi penguat ini adalah mulai dari 0% yaitu pada saat
tidak ada sinyal output sampai 50% yaitu pada saat sinyal output maksimum. Sedangkan nilai
figure of merit penguat daya kelas A dengan beban trafo adalah sama dengan beban resistor
yaitu 2.
Penguat Daya Push-Pull Kelas B
Apabila transistor dibias pada titik mati (cut-off) atau dengan kata lain tidak
diberibias, maka transistor bekerja pada kelas B. Oleh karena penguat kelas B hanya dapat
menguatkan setengah siklus sinyal input, maka agar diperoleh sinyal output secara penuh
diperlukan dua buah transistor yang bekerja pada kelas B. Rangkaian dengan menggunakan
dua buah transistor pada kelas B ini sering disebut dengan penguat push-pull. Gambar 4.6
merupakan blok dasar penguat push-pull.

85

Gambar 4.6 Blok dasar penguat push-pull

Dalam praktek terdapat bermacam-macam variasi penguat push-pull, diantaranya
yangpaling banyak dikenal adalah: penguat push-pull dengan trafo input dan output, simetri
komplementer, komplementer semu, dan lain sebagainya. Gambar 4.7 adalah rangkaian
penguat push-pull kelas B dengan menggunakan trafo input dan output, sedangkan gambar
4.8 menunjukkan garis bebannya.

Gambar 4.7 Rangkaian penguat push-pull kelas B dengan trafo input dan output

86

Gambar 4.8 Garis beban dc dan ac penguat kelas B

Prinsip kerja rangkaian penguat push-pull kelas B dijelaskan secara grafis
melaluibentuk gelombang beberapa besaran arus pada rangkaian. Lihat gambar 4.9.

87

88

Dari bentuk gelombang pada gambar 4.9 terlihat bahwa transistor T1 dan T2
bekerjasecara bergantian. Pada saat sinyal input berpolaritas positip, maka T2 menjadi hidup
karena basis-emitor T2 mendapat bias maju sedangkan T1 menjadi mati karena basis-emitor
T1mendapat tidak mendapat bias maju. Sebaliknya pada saat sinyal input berpolaritas
negatip, maka T1 menjadi hidup karena basis-emitor T1 mendapat bias maju sedangkan T2
menjadi mati karena basis-emitor T2 mendapat tidak mendapat bias maju.
Trafo input pada rangkaian tersebut berfungsi sebagai pembelah fasa. Terminal
skunder pada ujung atas (yang terhubung ke T2) selalu berlawanan fasa dengan terminal pada
ujung bawah (yang terhubung ke T1). Sedangkan fungsi utama trafo output adalah sebagai
penyesuai impedansi, dari impedansi transistor yang tinggi ke impedansi beban yang
umumnya rendah.
Perhitungan daya pada penguat push-pull kelas B adalah sebagai berikut. Daya
rataratapada beban RL yang disebabkan oleh adanya sinyal ac adalah:

dimana Icm adalah harga puncak atau harga maksimum dari sinyal output ic. Daya pada
beban akan maksimum apabila:

Dengan memasukkan harga Icm ini pada persamaan di atas, diperoleh:

Daya rata-rata yang diberikan oleh catu daya PCC adalah:

89

PCC = VCC Idc

Oleh karena pada saat tidak ada sinyal output, arus dari catu daya tidak
mengalir,maka bentuk gelombang arus dari catu daya adalah sama seperti bentuk gelombang
sinyal output. Lihat gambar 4.10.

Gambar 4.10 Bentuk gelombang arus dari catu daya

Dengan demikian besarnya arus rata-rata dari catu daya adalah:
Idc = (2/) Icm
Dengan memasukkan harga Idc ini dalam persamaan PCC, maka diperoleh:
PCC = VCC (2/) Icm
PCC akan maksimum apabila Icm = VCC /RL, yaitu:
PCC,mak = VCC (2/) (VCC /RL)

Setelah diketahui harga PL dan PCC, maka dapat ditentukan efesiensi penguat, yaitu:

90

Efesiensi penguat akan maksimum apabila Icm = VCC/RL, yaitu:

Selanjutnya menentukan daya pada transistor (kolektor) adalah:

PC(total 2 transistor) = 2PC = PCC - PL
2PC = VCC (2/) Icm Icm2 RL/2
Disipasi daya pada transistor akan maksimum apabila:
Icm = (2/)(VCC/RL)
Dengan memasukkan harga Icm ini pada persamaan PC, maka diperoleh:
2PC,mak = VCC (2/) (2/)(VCC/RL) - {(2/)(VCC/RL)}2 RL/2

91

Disipasi daya maksimum untuk setiap transistor adalah:

Nilai figure of merit dari penguat kelas B adalah:

Nilai figure of merit sebesar 0,2 ini berarti bahwa apabila suatu penguat kelas
Bdiinginkan daya beban maksimum 25 Watt, maka daya transistor maksimum yang
diperlukan adalah 5 Watt. Padahal dengan transistor yang sama, yakni dengan PCmak = 5
Watt, apabila dipakai untuk penguat kelas A hanya mampu menghasilkan daya beban
maksimum sebesar 2,5 watt.
Pada sinyal output yang diperoleh dari penguat daya push-pull kelas B terdapat
cacatsilang atau crossover distortion. Cacat ini terjadi karena ketidak linieran karakteristik
transistor pada awal kerjanya, yaitu antara titik mati hingga cut-in. Bentuk gelombang output
dengan cacat silang ditunjukkan pada gambar 4.11.

92

Gambar 4.11 Cacat silang pada sinyal output penguat push-pull kelas B
Untuk mengatasi adanya cacat silang tersebut, penguat push-pull perlu diberi biaspada
daerah cut-in. Dengan adanya tegangan bias yang kecil ini, maka penguat beroperasi pada
kelas AB. Gambar penguat daya push-pull kelas AB terlihat pada gambar 4.12.

Gambar 4.12 Rangkaian penguat push-pull kelas AB dengan trafo input dan output

93

Penguat Daya Komplementer

Penguat

daya

komplementer

merupakan

bentuk

lain

penguat

push-pull

yangmenggunakan dua buah transistor PNP dan NPN yang saling berkomplemen.
Keuntungan penguat komplementer ini adalah tidak diperlukan adanya trafo input dan trafo
output. Rangkaian dasar penguat simetri komplementeradalah seperti pada gambar 4.13.

Gambar 4.13 Rangkaian dasar penguat simetri komplementer

Meskipun tanpa trafo untuk pembelah fasa pada input penguat komplementer,
makadengan adanya transistor T1 dan T2 yang berbeda jenisnya akan dengan sendirinya
menghantar (atau mati) secara bergantian. Pada saat siklus sinyal input positip, maka basisemitor T1 mendapat bias maju sehingga T1 hidup sedangkan basis-emitor T2 mendapat bias
mundur (karena PNP) sehingga T2 mati. Gambar 4.14 menunjukkan bentuk gelombang dan
arah arus pada saat siklus input positip.
Pada saat siklus sinyal input berubah menjadi negatip, maka basis-emitor T1
mendapat bias mundur sehingga T1 mati. Sedangkan basis-emitor T2 mendapat bias maju
(karena PNP) sehingga T2 menjadi hidup. Gambar 4.15 menunjukkan bentuk gelombang dan
arah arus pada saat siklus input negatip.

94

Gambar 4.14 Bentuk gelombang dan arah arus saat input positip

Gambar 4.15 Bentuk gelombang dan arah arus saat input negatip

95

Pada saat siklus sinyal input positip arah arus kolektor ic dari kanan ke kiri
(gambar4.14), dan saat siklus sinyal input negatip arah arus kolektor ic dari kiri ke kanan. Hal
inimenunjukkan bahwa polaritas sinyal output sesuai dengan polaritas sinyal input.
Konfigurasi

dasar

dari

tiap

penguat

transistor

dalam

penguat

simetri

komplementeradalah pengikut emitor, karena sinyal output diambil dari kaki emitor. Dengan
demikian penguatan tegangan Av dari penguat tersebut kurang lebih adalah satu, atau tidak
menguatkan. Sedangkan fasa sinyal input dan output adalah sama atau tidak berlawanan.
Contoh 4.2
Perhatikan rangkaian penguat daya simetri komplementer pada gambar 4.16.
Apabilasinyal sebesar 12 Vrms diumpankan pada input penguat, tentukan daya beban, daya
dari catu daya, efesiensi, dan daya transistor.

Gambar 4.16 Rangkaian penguat simetri komplementer untuk contoh 4.2

Penyelesaian:
Harga puncak sinyal input adalah:

96

Vim

= (2)(Virms)
= (2)(12 V) = 16,7 V

Karena konfigurasi penguat adalah pengikut emitor, maka:

Vom = Vim = 16,7 V
Daya pada beban RL adalah:

Harga puncak arus beban adalah:

Iom

= Vom /RL = 16,7 / 4 = 4,2 A

Daya dari catu daya adalah:

PCC

= VCC (2/) Iom

= (25V)(2/)(4,2A)= 67,75 Watt

Efesiensi penguat adalah:

h = PL/PCC = 36/67,75 = 53,3 %
Disipasi daya setiap transistor adalah:
PC = (PCC - PL)/2 = (67,75 W - 36 W)/2 = 15,8 Watt
Soal Latihan
1. Rangkaian penguat daya kelas A seperti pada gambar 4.17 diberi sinyal input
sehingga mengalir arus basis (ac) dengan harga puncak 15 mA. Tentukan efesiensi
penguat daya tersebut.

97

Gambar 4.17 Rangkaian penguat daya kelas A untuk soal no. 1

2. Perhatikan rangkaian penguat daya pada gambar 4.17. Agar penguat tersebut dapat
menghasilkan ayunan sinyal output maksimum, maka letakkanlah titik kerjanya
ditengah garis beban, dan tentukan harga RB. Tentukan berapa sinyal input yang
dimasukkan agar diperoleh efesiensi maksimum.

98

Gambar 4.18 Rangkaian penguat daya kelas A beban trafo

3. Perhatikan rangkaian penguat daya kelas A dengan beban trafo pada gambar 4.18.
Diketahui: R1 = 3,3K, R2 = 1K, RE = 100, n = 10, RL = 16, VCC = 20 Volt, b = 100.
Apabila sinyal sebesar 10 mVp-p dimasukkan ke penguat, tentukan daya pada beban,
daya pada transistor, dan efesiensi penguat.
4. Perhatikan rangkaian penguat daya simetri komplementer pada gambar 4.19. Apabila
sinyal sebesar 15 Vrms diumpankan pada input penguat, tentukan daya beban (PL),
daya dari catu daya (PCC), efesiensi (h), dan daya setiap transistor (PC).
5. Perhatikan rangkaian pada gambar 4.19. Agar penguat tersebut dapat menghasilkan
efesiensi maksimum, tentukan sinyal input yang harus dimasukkan. Hitung pula
berapa daya beban, daya catu daya, dan disipasi daya pada setiap transistor dengan
sinyal input tersebut.

99

Gambar 4.19 Rangkaian penguat simetri komplementer untuk soal no 4 dan 5

6. Seperti pada soal no.5, tentukan disipasi daya maksimum pada transistor. Apabila
terjadi hal ini, tentukan sinyal input yang harus dimasukkan. Jelaskan mengapa sinyal
input ini lebih kecil dibanding dengan hasil pada soal no 5.
7. Jelaskan secara singkat prinsip operasi rangkaian penguat push-pull kelas B dengan
menggunakan trafo input dan trafo output.
8. Jelaskan secara singkat prinsip operasi rangkaian penguat simetri komplementer.
9. Jelaskan secara singkat prinsip operasi rangkain penguat daya komplementer semu.
10. Jelaskan bagaimana terjadinya cacat silang pada penguat push-pull kelas B.

100

DAFTAR PUSTAKA

1. Coughlin, R. F., Driscoll, F. F.,1994, Penguat Operasional dan Rangkaian Terpadu Linier,
Erlangga, Jakarta
2. Loveday, G., Intisari Elektronika, Elex Media Komputindo, Jakarta
3. Malvino, A.P., 2003, Prinsip-prinsip Elektronika, Jilid 1 dan 2, Salemba Teknika, Jakarta
4. Sutrisno, 1986, Elektronika Teori dan Penerapannya, Jilid 1 dan 2, Penerbit ITB,
Bandung
5. Veer, J.C.M., et all, 1986, Rangkaian-rangkaian Penguat Elektronik, Binacipta, Bandung
6. Wasito, 1994, Vademekum Elektronika, Gramedia, Jakarta