031900010 & 031900013

JUNCTION FIELD EFFECT TRANSISTOR (JFET)

1. PENDAHULUAN
JFET adalah saluran panjang bahan semikonduktor dengan tiga perangkat
terminal semikonduktor di mana konduksi saat ini adalah dengan satu jenis
pembawa yaitu elektron atau lubang. JFET dikembangkan pada saat yang sama
dengan transistor tetapi mulai digunakan secara umum pada akhir 1960-an.
Dalam JFET, konduksi arus dikontrol melalui medan listrik antara elektroda
gerbang dan saluran penghantar perangkat. JFET adalah perangkat yang dikontrol
tegangan dan tidak ada arus yang mengalir ke gerbang maka arus sumber (I d)
yang mengalir keluar dari perangkat sama dengan arus drain yang mengalir ke
dalamnya sehingga (Id= Is).

2. DETAIL KONSTRUKSI
JFET terdiri dari bar silikon tipe-p atau tipe-n yang mengandung dua
persimpangan p-n di samping. Bar membentuk saluran penghantar untuk
pembawa muatan. Jika bar adalah tipe-n disebut JFET n-channel dan bar tipe-p
disebut JFET p-channel. Operasi JFET seperti halnya selang kebun. Aliran air
melalui selang dapat dikontrol dengan menekannya untuk mengurangi
penampang; aliran muatan listrik melalui JFET dikontrol dengan membatasi
saluran pembawa arus. Tipe-p dan tipe-n membentuk dioda terhubung secara
internal dan terminal umum yang disebut gerbang. Terminal lainnya adalah
sumber dan drain yang diambil dari bar. Jadi JFET pada dasarnya memiliki tiga
terminal via, gate (G), source (S) dan drain (D). Dalam setiap kasus, tegangan
antara gerbang dan sumber sedemikian rupa sehingga gerbang bias balik. Ini
adalah cara normal koneksi JFET. Terminal drain dan source dapat dipertukarkan
yaitu, ujung mana pun dapat digunakan sebagai sumber dan ujung lainnya
sebagai drain.
 Gambar1. Konstruksi JFET
- Common Source (CS)
Dalam konfigurasi sumber umum/common source (mirip dengan
emitor umum), input diterapkan ke Gerbang dan outputnya diambil dari
Drain seperti yang ditunjukkan. Ini adalah mode operasi FET yang paling
umum karena impedansi inputnya yang tinggi dan amplifikasi tegangan
yang baik dan karena itu amplifier Common Source seperti itu banyak
digunakan. Mode sumber umum dari koneksi FET umumnya menggunakan
penguat frekuensi audio dan pada pre-amp dan stage impedansi input
tinggi. Sebagai sirkuit penguat, sinyal output adalah 180˚"out-of-phase"
dengan input.
 Gambar2. Common source

- Common Gate (CG)

Dalam konfigurasi gerbang umum/common gate (mirip dengan basis
umum), input diterapkan ke sumber dan outputnya diambil dari drain
dengan gerbang yang terhubung langsung ke ground (0v) seperti yang
ditunjukkan. Fitur impedansi input tinggi dari koneksi sebelumnya hilang
dalam konfigurasi ini karena gerbang umum memiliki impedansi input
rendah, tetapi impedansi output tinggi. Jenis konfigurasi FET ini dapat
digunakan dalam sirkuit frekuensi tinggi atau dalam rangkaian pencocokan
impedansi jika impedansi input rendah perlu dicocokkan dengan impedansi
output tinggi. Outputnya “in-phase” dengan input.

Gambar3. Common gate

- Common Drain (CD)
Dalam konfigurasi drain umum/common drain (mirip dengan
kolektor umum), input diterapkan ke gerbang dan outputnya diambil dari
 sumber. Konfigurasi saluran umum atau "pengikut sumber" memiliki
impedansi masukan yang tinggi dan impedansi keluaran yang rendah dan
penguatan voltase yang hampir-satu sehingga digunakan dalam amplifier
buffer. Gain tegangan dari konfigurasi pengikut sumber kurang dari satu,
dan sinyal output "in-phase", 0˚ dengan sinyal input. Jenis konfigurasi ini
disebut sebagai "Drain Umum" karena tidak ada sinyal yang tersedia pada
koneksi drain, tegangan yang ada, + V DD hanya memberikan bias. Output
dalam fase dengan input.

Gambar3. Common drain

3. PRINSIP KERJA JFET
Prinsip kerja n-channel JFET dengan polaritas normal adalah :
a. Ketika tegangan VDS diterapkan antara terminal drain dan sumber dan
tegangan pada gerbang adalah nol, dua persimpangan p-n di sisi-sisi bar
membentuk lapisan. Elektron mengalir dari sumber ke saluran melalui saluran
antara lapisan penipisan. Ukuran lapisan ini menentukan lebar saluran
sehingga arus konduksi melalui bar.
b. Ketika tegangan balik VGS diterapkan antara gerbang dan sumber, lebar lapisan
penipisan meningkat. Ini mengurangi lebar saluran penghantar, sehingga
meningkatkan ketahanan batang tipe-n. Akibatnya, arus dari sumber ke drain
berkurang. Jika tegangan balik berkurang di gerbang, lebar lapisan penipisan
 juga berkurang. Ini meningkatkan lebar saluran penghantar sehingga arus
mengalir dari sumber ke drain.
Ini umumnya berlaku untuk aplikasi frekuensi rendah. Namun, memang
benar pada frekuensi tinggi.
Jelas bahwa arus dari sumber ke drain dapat dikontrol oleh aplikasi
potensial (yaitu, medan listrik) di pintu gerbang. Untuk alasan ini, perangkat ini
disebut transistor efek medan (FET). Dapat dicatat bahwa p-channel JFET
beroperasi dengan cara yang sama seperti JFET n-channel kecuali pembawa arus
saluran akan menjadi lubang, bukan elektron dan polaritas V GS dan VDS dibalik.
Tegangan ini menjadi kurang positif ketika kita tinjau dari terminal Drain ke
terminal Sumber.
Hasilnya adalah bahwa PN-junction memiliki bias balik yang tinggi di
terminal Drain dan bias balik yang lebih rendah di terminal Sumber. Besarnya
arus yang mengalir melalui saluran antara terminal Drain dan Source dikontrol
oleh tegangan yang diterapkan ke terminal Gate, yang merupakan bias balik.
Dalam JFET saluran N, tegangan Gerbang ini negatif sedangkan untuk saluran P
JFET tegangan Gerbang positif.
- Perbedaan antara JFET dan Transistor Bipolar
JFET berbeda dari transistor biasa atau transistor bipolar dalam
cara-cara berikut:
1. Dalam JFET, hanya ada satu jenis pembawa, lubang di saluran tipe-p
dan elektron di saluran tipe-n. Untuk alasan ini, ini juga disebut
transistor unipolar. Namun, dalam transistor biasa, lubang dan elektron
berperan dalam konduksi. Oleh karena itu, transistor biasa terkadang
disebut transistor bipolar.
2. Karena rangkaian input (mis., Gerbang ke Sumber) dari JFET dibiaskan
terbalik, oleh karena itu perangkat memiliki impedansi input yang
 tinggi. Namun, rangkaian input dari transistor biasa adalah forward bias
sehingga memiliki impedansi input yang rendah.
3. Karena gerbang bias terbalik, oleh karena itu, ia membawa arus yang
sangat kecil. JFET pada dasarnya adalah perangkat yang digerakkan
oleh tegangan. Namun, transistor biasa adalah perangkat yang
dioperasikan saat ini yaitu, arus input mengontrol arus keluaran.
- JFET sebagai Penguat/Amplifier
JFET bertindak sebagai sirkuit penguat, ketika sinyal lemah
diterapkan antara gerbang dan sumber, output yang diperkuat diperoleh
dalam rangkaian sumber-drain. Untuk JFET yang tepat, gerbang harus
negatif sehubungan dengan sumber yaitu, sirkuit input harus selalu bias
terbalik (dicapai baik dengan memasukkan V GG baterai di sirkuit gerbang
atau oleh sirkuit yang dikenal sebagai sirkuit biasing).
Perubahan kecil dalam bias balik pada gerbang menghasilkan
perubahan besar dalam arus drain yang membuat JFET mampu
meningkatkan kekuatan sinyal lemah. Selama setengah sinyal positif, bias
terbalik di gerbang berkurang. Hal tersebut meningkatkan lebar saluran
sehingga mengalirkan arus. Selama setengah siklus negatif dari sinyal, bias
balik pada gerbang berkurang. Hal ini meningkatkan lebar saluran sehingga
mengalirkan arus. Selama setengah siklus negatif dari sinyal, tegangan
balik pada gerbang meningkat. Dengan demikian, arus drain berkurang.
Hasilnya adalah bahwa perubahan kecil pada tegangan di pintu gerbang
menghasilkan perubahan besar dalam arus drain. Variasi besar pada arus
drain menghasilkan keluaran besar melintasi beban RL. Dengan cara ini
JFET bertindak sebagai penguat.
 Gambar4. JFET sebagai amplifier

- Biasing dari JFET Amplifier

Sirkuit penguat sumber umum (CS) ini bias dalam mode kelas "A"
oleh jaringan pembagi tegangan yang dibentuk oleh resistor R1 dan R2.
Tegangan melintasi Source resistor RS umumnya diatur sekitar seperempat
dari VDD, (VDD/4) tetapi dapat berupa nilai yang masuk akal. Tegangan Gate
yang dibutuhkan kemudian dapat dihitung dari nilai RS ini. Karena arus
Gerbang adalah nol, (IG = 0) kita dapat mengatur tegangan diam DC yang
diperlukan dengan pemilihan resistor R1 dan R2 yang tepat. Kontrol arus
Drain oleh potensial Gerbang negatif membuat Junction Field Effect
Transistor berguna sebagai saklar dan sangat penting bahwa tegangan
Gerbang tidak pernah positif untuk N-channel JFET karena arus saluran
akan mengalir ke Gerbang dan bukan ke Tiriskan mengakibatkan kerusakan
pada JFET. Prinsip-prinsip operasi untuk P-channel JFET sama dengan
untuk N-channel JFET, kecuali bahwa polaritas tegangan perlu dibalik.
 Secara matematis dirumuskan :
V DD
VS = ID.RS =
4
VS = VG -VGS
R2
VG = ( )V
R1+ R 2 DD
V S V G−V GS
ID = =
RS RS

- Karakteristik Output JFET

Arus antara arus drain (ID) dan tegangan sumber-drain (VDS) dari
JFET pada tegangan sumber-gerbang konstan (V GS) dikenal sebagai
karakteristik keluaran dari JFET. Menjaga VGS tetap pada beberapa nilai
tegangan, drain diubah secara bertahap. Sesuai dengan masing-masing
nilai VDS, sumber-drain juga diubah dalam bertahap. Plot nilai ini
memberikan karakteristik output JFET di V GS. Mengulangi prosedur serupa,
karakteristik keluaran pada tegangan sumber gerbang lainnya dapat
ditarik. Istilah-istilah penting yang digunakan adalah:
1. Arus pendek drain-gerbang (IDSS)
 Ini adalah arus drain dengan sumber hubung singkat ke gate
(mis. VGS = 0) dan tegangan drain (VDS) sama dengan tegangan
pinch off. Kadang-kadang disebut arus nol-bias. Sirkuit JFET
dengan sumber VGS = 0 yaitu dihubung pendek ke gerbang dan
biasanya disebut kondisi gerbang pendek. Arus drain naik
dengan cepat pada awalnya dan kemudian mati pada tegangan
VP. Arus drain sekarang telah mencapai nilai maksimum I DSS.
Ketika VDS ditingkatkan melampaui V P, lapisan deplesi
mengembang di bagian atas saluran. Saluran sekarang bertindak
sebagai pembatas dan menahan arus yang mengalir terus-
menerus di IDSS.
Dirumuskan sebagai berikut :
ID = IDSS¿

Gambar5. Karakteristik drain dengan gerbang pendek

2. Tegangan pinch off (VP)
Ini adalah sumber tegangan minimum di mana arus drain pada
dasarnya menjadi konstan. Untuk nilai VDS lebih besar dari VP,
arus drain hampir konstan karena ketika V DS = VP saluran ditutup
secara efektif dan tidak memungkinkan peningkatan lebih lanjut
 dalam arus drain. Dapat dicatat bahwa untuk fungsi JFET yang
tepat, selalu dioperasikan untuk VDS> VP. Namun, VDS tidak boleh
melebihi VDS (maks) jika tidak, JFET dapat rusak. Ketika
tegangan drain sama dengan V P, saluran menjadi sempit dan
lapisan deplesi hampir saling bersentuhan. Saluran sekarang
bertindak sebagai pembatas arus dan menahan arus mengalir
pada nilai konstan IDSS. Tegangan Gerbang, VGS mengontrol arus
saluran dan VDS memiliki sedikit atau tidak ada efek.
Hasilnya adalah bahwa FET bertindak lebih seperti resistor yang
dikendalikan tegangan yang memiliki resistansi nol ketika V GS = 0
dan resistansi "ON" maksimum (RDS) ketika tegangan Gerbang
sangat negatif. Dalam kondisi operasi normal, gerbang JFET
selalu bias negatif terhadap sumber. Sangat penting bahwa
tegangan gerbang tidak pernah positif karena jika semua arus
saluran akan mengalir ke gerbang dan bukan ke sumber, hasilnya
adalah kerusakan pada JFET. Kemudian untuk menutup saluran:
•Tidak ada tegangan gerbang (VGS) dan VDS meningkat dari nol.
•Tidak ada kontrol VDS dan gerbang yang diturunkan negatif dari
nol.
3. Tegangan terputus sumber-gerbang (VGS (OFF)
Ini adalah tegangan sumber-gerbang di mana saluran terputus
sepenuhnya dan arus drain menjadi nol. Gagasan tentang
tegangan putus sumber-gerbang dapat dengan mudah dipahami
jika kita merujuk pada karakteristik JFET. Ketika tegangan
reverse sumber-gate meningkat, luas penampang saluran
berkurang.Akibatnya pada gilirannya mengurangi arus drain.
Pada beberapa tegangan reverse sumber-gate, lapisan deplesi
memanjang sepenuhnya melintasi saluran. Dalam kondisi ini,
saluran tersebut cut-off sand sehingga mengurangi arus drain ke
nol.Tegangan gerbang di mana saluran terputus (yaitu saluran
menjadi melakukan) disebut sumber gerbang memotong
tegangan VGS(OFF) yang akan selalu memiliki nilai besarnya V P
yang sama ada perbedaan yang jelas antara VGS(OFF) dan VP.
Contoh kurva karakteristik yang ditunjukkan di atas
menunjukkan empat wilayah operasi yang berbeda untuk JFET
dan ini diberikan sebagai:
•Wilayah Ohmic
Ketika VGS = 0 lapisan deplesi dari saluran sangat kecil dan JFET
bertindak seperti resistor yang dikontrol tegangan.
• Wilayah Cut-off
Ini juga dikenal sebagai wilayah pinch-off adalah tegangan
gerbang, VGS cukup untuk menyebabkan JFET bertindak sebagai
sirkuit terbuka karena resistansi saluran maksimum.
• Saturasi atau Wilayah Aktif
JFET menjadi konduktor yang baik dan dikendalikan oleh
tegangan sumber-gerbang, (VGS) sementara tegangan sumber-
drain, (VDS) memiliki sedikit atau tidak ada efek.
• Wilayah Breakdown
Tegangan antara drain-sumber, (VDS) cukup tinggi untuk
menyebabkan saluran resistif JFET rusak dan melewatkan arus
maksimum yang tidak terkontrol.
 Gambar6. Karakteristik Bias dari JFET
4. KEUNGGULAN JFET
JFET adalah perangkat yang dikontrol tegangan, arus konstan (mirip
dengan pentad vakum) di mana variasi tegangan input mengontrol arus
keluaran. Ini mengandung banyak keuntungan dari BPT dan vakum pentad.
Beberapa keuntungannya adalah:
1. Memiliki impedansi input yang sangat tinggi (dari urutan 100 M ohm). Hal ini
memungkinkan isolasi tingkat tinggi antara sirkuit input dan output.
2. Pengoperasian JFET tergantung pada pembawa arus material curah yang
tidak melintasi persimpangan; Oleh karena itu, kebisingan yang melekat
pada tabung (karena operasi suhu tinggi) tersebut dari transistor karena
transisi persimpangan tidak hadir dalam JFET.
3. JFET memiliki temperatur negatif koefisien resistensi. Ini menghindari
risiko pelarian termal.
4. JFET memiliki gain daya yang sangat tinggi. Ini menghilangkan keharusan
menggunakan tahapan driver.
5. JFET memiliki ukuran lebih kecil, umur lebih panjang dan efisiensi tinggi.
- Parameter JFET
Seperti tabung vakum, JFET memiliki parameter tertentu yang
menentukan kinerjanya dalam suatu rangkaian. Parameter utama dari JFET
adalah
a. Resistansi AC drain
Berkorespondensi dengan AC resistansi pelat, resistansi AC drain di
JFET dapat didefinisikan sebagai rasio perubahan tegangan sumber-
drain (∆VDS) dengan perubahan arus tiriskan (∆I D) pada tegangan sumber
- gerbang konstan yaitu.
Dirumuskan sebagai berikut :
∆ V DS 1
RDS = ∆ I = g
DS m

b. Transkonduktansi
Kontrol yang dimiliki oleh voltase gerbang terhadap tegangan drain
diukur oleh transkonduktansi dan serupa dengan transkonduktansi
tabung. Ini adalah rasio perubahan arus drain dengan perubahan
tegangan sumber-gerbang pada tegangan sumber-drain konstan.
c. Faktor amplifikasi
Ini adalah rasio perubahan tegangan sumber-drain terhadap perubahan
tegangan sumber-gerbang pada arus drain konstan. Ini menunjukkan
seberapa besar kontrol tegangan gerbang terhadap tegangan drain.
Misalnya, jika faktor amplifikasi JFET adalah 50, itu berarti bahwa
tegangan gerbang 50 kali lebih efektif dari tiga tegangan drain dalam
mengendalikan arus drain.
- Problem and solution of JFET
1. A common -gate JFET amplifier is shown in Fig.1. If I DSS = 10mA, Vp0 =
4V, VDD = 15V, R1=R2= 10kΩ, RD = 500Ω, and RS = 2kΩ, determine (a).
VGSQ, (b) IDQ and (c) VDSQ. Assume ig = 0.

Fig.1
2. The n-channel JFET circuit of Fig.2 employs one of several methods of
self-bias. Assume negligible gate leakage current (i g=0), and show if
VDD>0, then VGSQ<0 and hence the device is properly biased. If R D = 3Ω,
RS = 1kΩ, VDD = 15V and VDSQ = 7V, find IDQ and VGSQ.

Fig.2
3. The differential amplifier of Fig.3 includes identical JFET with I DSS =
10mA and Vp0 = 4V. Let VDD = 15V, VSS= 5V, and RS = 3kΩ. Find the value
of RD required to bias the amplifier such that VDSQ1 = VDSQ2 = 7V

Fig.3
4. Jika g = 2500μS pada gambar.4, berapakah impedansi input stage,
impedansi output stage, dan tegangan output dari pengikut sumber.

Gambar.4
5. In the drain-feedback-biased amplifier of Fig.5, RF = 5MΩ, RL = 14kΩ, rds
= 40kΩ, and gm = 1mS. Find (a) Av, (b) Zin, (c) Zo looing back through the
drain-source teminals, and (d) Ai

Fig.5