TRANSISTOR EFEK MEDAN

(Field Effect Transistor = FET)

Kelompok I
1. Adlina
NIM : 4151121002
2. Afrina Dearny Damanik
NIM : 4153121003
3. Citra Mayasari Tanjung
NIM : 4152121008
4. Daulat Ricardo Purba NIM : 4152121009
5. Desi Rahmasari NIM : 4151121013

Kelas: FISIKA DIK A 2015

Tujuan Pembelajaran
1. Menjelaskan perbedaan transistor bipolar dengan
unipolar (JFET)
2. Menjelaskan konsep dasar sebuah JFET
3. Menggambarkan diagram pembiasan besama JFET
4. Menjelaskan daerah signifikan kurva drain JFET
5. Menjelaskan daerah signifikan kurva transkonduktan
6. Menghitung tegangan pinchof
7. Menentukan daerah operasi JFET
8. Menggambarkan diagram penguat JFET
9. Menghitung penguatan pada penguat JFET
10.Menjelaskan penerapan JFET

1. Menjelaskan perbedaan transistor

bipolar dengan unipolar (JFET)
Transistor bipolar
transistor memiliki 3 terminal, yaitu Basis (B), Emitor (E) dan
Kolektot (C)
transistor bipolar arus output (IC) dikendalikan oleh arus input (IB)
transistor bipolar lebih peka terhadap input atau dengan kata lain
penguatannya lebih besar
transistor bipolar mempunyai linieritas yang lebih baik dan respon
frekuensi yang lebih lebar
transistor bipolar mengatur besar kecil-nya arus listrik yang melalui
kaki Kolektor ke Emiter atau sebaliknya melalui seberapa besar
arus yang diberikan pada kaki Basis
Arus keluaran yang diatur oleh arus masukan.

FET
FET memiliki tiga kaki terminal yang masing-masing diberi nama Drain (D),
Source (S), dan Gate (G)
FET arus output (ID) dikendalikan oleh tegangan input (VGS), karena arus input
adalah nol
Resistansi input FET sangat besar, dalam orde puluhan megaohm
FET lebih stabil terhadap temperatur dan konstruksinya lebih kecil serta
pembuatannya lebih mudah dari transistor bipolar, sehingga amat bermanfaat
untuk pembuatan keping rangkaian terpadu
FET bekerja atas aliran pembawa mayoritas saja, sehingga FET cenderung
membangkitkan noise (desah) lebih kecil dari pada transistor bipolar
FET beroperasi dengan cara mengendalikan aliran elektron dari terminal Source
ke Drain melalui tegangan yang diberikan pada terminal Gate
Pada FET besar kecil-nya arus listrik yang mengalir pada Drain ke Source atau
sebaliknya adalah dengan seberapa besar tegangan yang diberikan pada kaki Gate
Arus keluaran oleh tegangan masukan.
BACK

2. Menjelaskan konsep dasar sebuah JFET

Transistor efek medan (Field Effect

Transistor/FET) adalah perangkat terkendali
tegangan, yang berarti karakteristik keluaran
dikendalikan oleh tegangan masukkan. Adapun
untuk transistor bipolar adalah perangkat
terkendali arus.

Ada dua jenis FET yaitu JFET (Junction Field Effect

Transistor) dan MOSFET (Metal Oxide
Semiconductor Field Effect Transistor).

 Struktur transistor JFET kanal n dan kanal p. Kanal n dibuat

dari bahan semikonduktor tipe n dan kanal p dibuat dari
semikonduktor tipe p. Ujung atas dinamakan Drain dan ujung
bawah dinamakan Source. Pada kedua sisi kiri dan kanan
terdapat implant semikonduktor yang berbeda tipe. Terminal
kedua sisi implant ini terhubung satu dengan lainnya secara
internal dan dinamakan Gate.

Struktur JFET (a) kanal-n (b) kanal-p

Notasi JFET berikut ini merupakan tanda-tanda standar

yang berlaku:
1. Source (Sumber). Source, S, adalah terminal yang
dilalui pembawa utama (majority carriers) ketika
memasuki kepingan semikonduktor. Arus konvensional
yang memasuki kepingan pada S, diberi tanda IS.
2. Drain (Penguras). Drain, D, adalah terminal yang dilalui
pembawa utama ketika meninggalkan kepingan. Arus
konvensional yang memasuki kepingan pada D diberi
tanda ID. Tegangan Drain-Source, disebut VDS, bersifat
positif jika D lebih positif dari S.
3. Gate (Gerbang). Gate, G, merupakan daerah yang
mengapit kepingan dari Source ke Drain, yang dapat
menciptakan daerah persambungan p-n (seperti dioda).
Antara Gate dan Source diberi tegangan VGS. Arus
konvensional yang memasuki kepingan pada G diberi
tanda IG.
BACK

3. Menggambarkan diagram pembiasan besama JFET

Cara pemberian tegangan bias pada komponen

JFET, baik JFET
kanal-N maupun JFET kanal-P adalah seperti tampak
pada
gambar 1 dibawah ini.

 Dalam pembiasan JFET, baik kanal-N

maupun kanal-P dilakukan dengan
pembiasan balik pada kaki gate (G)
dan kaki drain (D), sehingga dengan
kondisi seperti ini perlawanan
masukan JFET adalah sangat besar.
Berikut ini diagram pembiasan
bersama JFET

BACK

4. Menjelaskan daerah signifikan

kurva drain JFET

 Jika G-S tidak diberikan bias (VGS=0) maka deplesi

hanya pada sambungan PN saja masih ada celah
kanal n maka dengan hanya memberikan D-S
tegangan kecil (VDS kecil) maka arus drain (ID)
mengalir
Jika VDS dinaikkan terus saat VGS=0, maka VDS= VDG
dimana tipe p hole-nya pada G ditarik oleh
tegangan negatif sehingga deplesi semakin
mengecil kanal membesar akan didapatkan ID
konstan.
Jika terus dinaikkan, akan dicapai saluran diapit
oleh daerah deplesi pada daerah sekitar Drain,
yang nilainya sama dengan bias balik VDG= - VP

 Kenaikkan lebih lanjut tidak akan

merubah bentuk saluran ID tetap konstan
pada nilainya yang dicapai saat VDS= - VP

Jika VGS dinaikkan maka deplesi semakin

melebar dan suatu saat didapatkan arus
drain sama dengan nol dan saat itulah
dikatakan VGS=Vp tegangan pinch of

Kurva karakteristik Drain

Kurva karakteristik Drain

Daerah Ohmic/
trioda

Kurva karakteristik Drain

Daerah aktif/pinch off/saturasi

Daerah Ohmic/Trioda

Daerah Aktif/ Pinch Of

BACK

5. Menjelaskan daerah signifikan kurva transkonduktan

Kurva transkonduktansi sebuah JFET adalah sebuah

grafik ID terhadap VGS. Dengan membaca nilai ID dan
VGS. Dari tiap kurva drain. Kurva tidak linear karena
arus meningkat lebih cepat saat V GS. Mencapai 0.
Karakteristik transkonduktansi JFET berhubungan
langsung dengan karakteristik drain. Keduanya
memiliki sumbu Y yang sama yaitu arus drain (I D),
seperti ditunjukkan pada gambar 2.6.

 Titik akhir kurva adalah VGS(of) dam IDSS.

Persamaan untuk grafik ini adalah:
2
ID = IDSS
Kurva ini tidak berupa garis lurus, yang
menyatakan bahwa hubungan antara arus
keluaran dan tegangan masukan tidak linier.
Jadi transkonduktansi adalah kurva yang
menunjukkan perbandingan antara arus
drain (ID) dengan tegangan gate-source (V GS).

Transkonduktansi adalah besaran AC, sehingga nilainya

berbeda
untuk setiap titik kurva, dan bisa dihitung dengan perubahan
kecil pada arus drain (ID) dibagi dengan perubahan kecil pada
tegangan gate-source (VGS)
Kurva transkonduktansi yang ternormalisasi artinya bahwa kita
menggambar rasio seperti ID/IDDS dan VGS/VGS(of) rumus titik
setengah cutof:

arus ternormalisasi sebesar: =

Ketika tegangan gate adalah setengah dari tegangan cutof,
maka
arus drain adalah seperempat dari nilai maksimum.
BACK

6. Menghitung tegangan pinchof

Bila VGS = -1V, arus drain menurun mendekati
,62 mA, pada VGS = -2V, arus drain menurun
hingga 2,5 mA dan seterusnya. Kurva paling
bawah adalah penting, pada V GS = -4 V, arus
drain menurun hampir 0, tegangan ini disebut
tegangan gate-source cutof (V GS (of)). Pada
VGS = VGS (of), lapisan Penghalang saling
menyentuh, menutup arus drain.Karena V P
adlah tengangan drain yang membuat pinchof untuk keadaan gate hubung singkat .

VP = [VGS
(of)]

BACK

7. Menentukan daerah operasi JFET

BACK

8. Menggambarkan diagram penguat JFET

BACK

9. Menghitung penguatan pada penguat JFET

BACK

10. Menjelaskan penerapan JFET

BACK