MERANCANGFET/MOSFET

MataPelajaran:
SEBAGAIPENGUAT Penerapan Rangkaian Elektronika
DAN PIRANTI SAKLAR
 3.1. 4.1.
MERANCANG FET/MOSFET MERANCANG FET/MOSFET
SEBAGAIPENGUATDAN SEBAGAIPENGUATDAN PIRANTI
PIRANTI SAKLAR SAKLAR
INDIKATOR PENGETAHUAN INDIKATOR KETERAMPILAN
1. Memahami susunan fisis, simbol dan 1. Menggambarkan susunan fisis, simbol untuk menjelaskan
karakteristik FET/MOSFET; prinsip kerja danparameter karakteristik FET/MOSFET;
2. Merencanakan FET/MOSFETsebagai penguat 2. Melakukan eksperimen FET/MOSFET sebagai penguat sinyal
sinyal kecil; kecil menggunakan perangkat lunak dan pengujian perangkat
keras serta interprestasi data hasil pengukuran;
3. Merancanakan FET/MOSFETsebagai piranti 3. Melakukan eksperimen FET/MOSFET sebagai piranti saklar
saklar; menggunakan perangkat lunak dan pengujian perangkat keras
4. Merencanakan FET/MOSFETsebagai penguat serta interprestasi data hasil pengukur;
sinyal besar (penguat daya); 4. Melakukan eksperimen FET/MOSFET sebagai penguat sinyal
besar (penguat daya) menggunakan perangkat lunak dan
5. Menginterprestasikan datasheet macam-macam pengujian perangkat keras serta interprestasi data hasil
tipe FET/MOSFETuntuk keperluanperencanaan; pengukuran;
6. Menerapkan metode pencarian kesalahan 5. Menggunakan datasheet macam-macam tipe FET/MOSFET
FET/MOSFETsebagai penguat/piranti saklar untuk keperluan pengujian perangkat keras;
akibat pergeseran titik kerja DC. 6. Mencoba dan menerapkan metode pencarian kesalahan
FET/MOSFETsebagai penguat dan piranti saklar.
MEMAHAMI SUSUNAN FISIS, SIMBOL
DAN KARAKTERISTIK FET/MOSFET
 MEMAHAMI SUSUNAN FISIS, SIMBOL
DAN KARAKTERISTIK FET/MOSFET
PENGERTIANFET Struktur FET
Kalau diperhatikan dari struktur keluarga transistor seperti
FETsingkatan dari Field yang terlihat pada gambar 1, FETberbeda dengan transistor
Effect Transistor, adalah bipolar (BJT) karena bukan pertemuan dari 3 lapis seperti
suatu komponen semi layaknya diode atau Bipolar junction Transistor, FET
konduktor yang cara merupakan uni polar.
kerjanya berdasarkan
pengendalian arus drain
dengan medan listrik
pada gate. FETdisebut
transistor unipolar
karena cara kerjanya
hanya berdasarkan aliran
pembawa muatan
mayoritas saja.
Sedangkan transistor
disebut bipolar junction
transistor karena bekerja
berdasarkan aliran
pembawa muatan
mayoritas dan minoritas.
Gambar 1. Keluarga Transistor (Semi Konduktor) Gambar 2. a Struktur FET b.Junction FET
 MEMAHAMI SUSUNAN FISIS, SIMBOL
DAN KARAKTERISTIK FET/MOSFET
Pada gambar 2a menunjukkan struktur suatu FETsaluran N. FETini terdiri Gambar 3a. menunjukkan simbol
dari batang semi konduktor type N yang pada kedua sisinya diapit oleh dari JFETdengan saluran N dan
bahan semi konduktor type P.FETmemiliki 3 elektroda, yakni; Source (S), Gambar 3b. adalah JFETdengan
Gate (G), dan Drain (D). saluran P.

Antara (G) dan (S) dipasang tegangan UGGyang merupakan reverse bias
bagi gate (G). Karena dioda antara (G) dan (S) mengalami reverse bias, maka
timbulah Depletion Layer pada junction (Gambar 2b), supaya terjadi aliran
antara (S) dan (D), maka antara kedua elektroda ini dipasang sumber
tegangan (UDD).
Besar kecilnya arus yang mengalir tergantung dari lebarnya Depletion Layer Gambar 3.a. Simbol J-FETSaluranN
tadi. Jika UGG besar, Depletion Layer akan menjadi sedemikian lebarnya
sehingga hampir menutup saluran antara (D) dan (S). Karena pada Depletion
Layer tidak ada pembawa muatan, berarti bahwa jumlah pembawa muatan
pada saluran menjadi kecil. Jika UGGkecil, Depletion Layer cukup tipis dan
saluran antara (S) dan (D) cukup lebar, dengan demikian arus yang mengalir
cukup besar. Jadi tegangan gate menentukan besarnya arus yang mengalir
antara (D - S). Karena Gdalam kondisi reverse bias, arus (G) dianggap sama
dengan nol. Gambar 3.b. Simbol J-FETSaluranP
 MEMAHAMI SUSUNAN FISIS, SIMBOL
DAN KARAKTERISTIK FET/MOSFET
SIFATDASARFET
Untuk mengetahui sifat dasar FETdibutuhkan
rangkaian penguji FETseperti yang ditunjukkan
pada gambar 4, pada kaki gate di berikan
tegangan yang dapat diatur tegangannya mulai 0
V sampai ke minus (- V/ bias negatif), sedangkan
pada kaki D-S diberikan supplypositif.

Pada Gambar 5 menunjukkan bahwa makin

negatif tegangan Gate-Source UGS, maka makin
kecil pula arus Drain ID. Pada kondisi normal JFET
selalu bekerja pada bagian karakteristik linier
datar, atau dengan kata lain JFETdioperasikan
pada tegangan Drain yang lebih besar dari
tegangan knee K., tetapi lebih kecil dari tegangan Gambar 4.
breakdown-nya. Rangkaian pengukuran kurva JFET
 MEMAHAMI SUSUNAN FISIS, SIMBOL
DAN KARAKTERISTIK FET/MOSFET
Lihat Gambar 5, UDSharus dibuat lebih besar dari 4 Volt tetapi lebih
kecil dari 30 V. Dengan demikian UGSharus letakkan antara ( 0 s/d 4V ).
Tegangan knee untuk lengkung karakteristik yang paling atas disebut
pinch off voltage (Up),jadi bila pada lembar data tertulis Up=4 Volt, JFET
tersebut harus dioperasikan dengan tegangan UDSyang lebih besar dari
4 Volt. Dari gambar kurva, dapat kita lihat bahwa pada tegangan UGS=-
4 V arus drain hampir = 0. Nilai UGSyang menyebabkan ID = 0 ini
disebut Gate Source Cut Off Voltage (UGS = Off). Up dan UGS(off)
memiliki hubungan penting yaitu nilai mutlak Up = nilai mutlak UGS
(off) hanya tandanya yangberbeda;
Up = 4 V
UGSoff = -4 V
Hal ini berlaku untuk semua JFETdan harus diingat bahwa pada
lembaran data JFEThanya akan disebutkan nilai (UGS off) saja.
Lengkung karakteristik yang paling atas dibuat dengan tegangan gate =
0, keadaan sama dengan keadaan dimana gate dihubung singkat
dengan source. Arus drain hampir datar dan dianggap sama, walau
tegangan drain diubah-ubah dan pada lembar data arus ini disebut Idss.
Pada gambar kurva tampak bahwa jarak antara garis-garis mendatar itu Gambar 5.
tidak sama meskipun selisih UGSuntuk tiap-tiap garis tetap 1Volt Kurva Karakteristik JFET
 MEMAHAMI SUSUNAN FISIS, SIMBOL
DAN KARAKTERISTIK FET/MOSFET
Gambar 7.
PARAMETER JFET Kurva karakteristik output
Karakteristik output dari dari JFET
JFETmenggambarkan Transkonduktansi
hubungan antara Arus drain
(ID) dan UDS dengan adalah arus drain ac
parameter berbagai dibagi dengan
besaran UGS, seperti yang tegangan gate source
terlihat pada Gambar 7. ac.
Transkonduktansi
Arus Transkonduktansi mengindikasikan
menghubungkan arus efektif tidaknya
output dengan tegangan tegangan gate source
input. Untuk JFETadalah dalam mengendalikan
grafik ID terhadap UGS. arus drain.
Dalam Gambar 8
menunjukan Gambar 8.
transkonduktansi dari suatu Kurva Transkonduktansi
JFET
MEMAHAMI SUSUNAN FISIS, SIMBOL
DAN KARAKTERISTIK FET/MOSFET
Contoh sebuah JFETmempunyai IDSS sebesar 4 mA dan UGS(off) sebesar - 2 V.
Dengan substitusi ke dalam persamaan 1 di bawah

Dengan persamaan ini kita dapat menghitung arus drain untuksetiap tegangan
gerbang dalam daerah aktif . Banyak lembaran data tidak memberikan kurva
output dan kurva transkonduktansi, Tetapi kita bisa memperoleh harga dari
IDSSdan UGS(off) dengan cara substitusi harga-harga tersebut ke dalam
persamaan 1.
MEMAHAMI SUSUNAN FISIS, SIMBOL
DAN KARAKTERISTIK FET/MOSFET
NORMALISASI KURVA
TRANSKONDUKTANSI
 MEMAHAMI SUSUNAN FISIS, SIMBOL
DAN KARAKTERISTIK FET/MOSFET
TRANSKONDUKTANSI
Besaran gm disebut transkonduktansi, didefinisikan
sebagai
Transkonduktansi sama dengan perubahan arus drain
dibagi dengan perubahan tegangan gerbang yang
bersangkutan. Jika perubahan tegangan gerbang
sebesar 0,1 V menghasilkan perubahan arus drain
sebesar 0,2 mA.
Catatan:
Sadalah simbol untuk satuan “siemens,” mula-mula
dinyatakan sebagai “mho”. Gambar 10 nilai gm adalah
kurva transkonduktansi.
Untuk menghitung gm pada suatu titik operasi, kitapilih
dua titik yang berdekatan seperti A dan B pada tiap sisi
dari titik Q Rasio perubahan ID terhadap perubahan
dalam UGS memberikan harga gm antara kedua titik
tersebut.
Jika kita pilih pasangan titik yang lain pada bagian kurva
yang lebih atas yaitu C dan D kita dapatkan perubahanID
yang lebih besar untuk suatu perubahan dalam UGS ;
karena itu gm pada bagian kurva yang lebih atas
mempunyai harga yang lebih besar.
Pada lembaran data untuk JFETbiasanya diberikan harga
gm pada UGS = 0 yaitu harga gm antara titik-titik seperti C
dan D dalam Gambar 10. Harga gm sebagai gmo untuk
menunjukkan harga tersebut di ukur pada UGS =0.
Dengan menurunkan kemiringan (slope) dari kurva
transkonduktansi pada titiktitik lain, kita dapat
membuktikan setiap gm samadengan
 MEMAHAMI SUSUNAN FISIS, SIMBOL
DAN KARAKTERISTIK FET/MOSFET
Kadang-kadang , gm dinyatakansebagai
gm (transkonduktansi forward) atau yfs
(transmitansi forward) Jika kita tidak
dapat mendapatkan gm pada lembaran
data, dicari gfs atau yfs.
Sebagai contoh,
lembaran data dari sebuah JFET
2N5951 memberikan gfs = 6,5 mjS pada
UGS = 0; ini ekivalen dengan gmo = 6,5
mS = 6500 µS. Sebagai contoh
lain, lembar data 2N5457 , yfs =3000
µS untuk UGS= 0,ekivalen
dengan gmo = 3000 µS
Gambar 10. Arti grafik dari transkonduktansi
 MEMAHAMI SUSUNAN FISIS, SIMBOL
DAN KARAKTERISTIK FET/MOSFET
PENALAAN HARGAHARGA Resistansi Cerat AC
UGS(off)
Dengan perhitungan didapat penurunan Resistansi rDS adalah resistansi ac
rumus sebagai berikut :

Persamaan 5.6

Ini berguna karena di samping IDSS dan

gmo mudah diukur dengan ketelitian yang Di atas tegangan pinchoff, perubahan ID kecil untuk
tinggi UGS(off) sukar di ukur, persamaan suatu perubahan dalam UDS karena kurvanya hampir
(5.6) memberikan jalan untuk menghitung rata ;karena itu rds mempunyai harga yang besar;secara
UGS(OFF) dengan ketelitian yang tinggi. tipikal antara 10 kΩ sampai 1 M Ω.
 MEMAHAMI SUSUNAN FISIS, SIMBOL
DAN KARAKTERISTIK FET/MOSFET
Sebagai contoh, Resistansi drain-source dihubungkan dengan harga
jika suatu perubahan dalam tegangancerat lembaran data sebagai berikut :
sebesar 2 V menghasilkan perubahan
dalam arus cerat sebesar 0,02 mA.

Lembaran data biasanya tidak mendaftar

harga rds, tetapi mereka memberikan
spesifikasi timbal balik, baik gos
(konduktansi output) atau
yos (admitansi output).
 MEMAHAMI SUSUNAN FISIS, SIMBOL
DAN KARAKTERISTIK FET/MOSFET
RESITANSI DRAIN-SOURCE DALAM KEADAANBEKERJA
Pada daerah aktif, JFETbekerja sebagai sebuah
sumber arus. Tetapi dalam daerah jenuh
(tegangan drain-source lebih kecil dari Up) akan
bekerja sebagai sebuah resistor, karena dalam
daerah jenuh. Suatu perubahan dalam tegangan
drain-source menghasilkan perubahan yang
sebanding dalam arus drain. Ini merupakan
alasan daerah jenuh dari JFETberoperasi pada
daerah resistif dan didefinisikan sebagai:
 MERENCANAKAN FET/MOSFET SEBAGAIPENGUAT
SINYALKECIL;
 MERENCANAKAN FET/MOSFET SEBAGAIPIRANTI
SAKLAR;
MERENCANAKAN FET/MOSFET SEBAGAIPENGUAT
SINYALBESAR(PENGUATDAYA)
 ANALISA RANGKAIAN FET

ANALISARANGKAIAN FET
Dalam sub bab ini dibahas analisai mengenai titik kerja
DCdan ACdari rangkaian FET.
BIAS SENDIRI (SELFBIAS)
Pada Gambar 11a menunjukkan self bias yang
digunakan untuk membias JFET.Arus drain mengalir
melalui Rp dan RS,dan menghasilkan tegangan drain
source:

Karena arus gate kecil dapat di abaikan sehinggai UG ≈

0, maka perbedaan potensial antara gate dan source
adalah:

Tegangan bias UGS =0, maka tidak diperlukan sumber

tegangan luar untuk bias gate, maka rangkaian tersebut
dikenal sebagai rangkaian bias sendiri.
ANALISA RANGKAIAN FET
ANALISA RANGKAIAN FET
 ANALISA RANGKAIAN FET

GRAFIKBIASSENDIRI
Dengan persamaan-
persamaan 5.2; 5.6; dan
5.10, dapat diturunkan
hubungan antara arus drain,
transkonduktansi dan
resistor bias source. Grafik
ini berlaku untuk semua
JFET.Grafik tersebut akan
membantu menentukan titik
Q dari rangkaian terbias
sendiri.
Contoh 4
Sebuah rangkaian terbias
sendiri menggunakan JFET
dengan IDSS= 10 mA, RS=
100 Ω, dan gmo = 3000 µS.
Berapa besarnya arus cerat ?
ANALISA RANGKAIAN FET
ANALISA RANGKAIAN FET
 ANALISA RANGKAIAN FET
BIAS SUMBERARUS Bias sumber arus
seperti Gambar
Bias sumber arus adalah upaya untuk menstabilkan 15a menentukan
arus Drain terhadap perubahan parameter FET.Untuk UGSkonstan.
mendapatkan kesetabilan dari perubahan yang Perubahan yang
diakibatkan oleh parameter FETdilakukan hal seperti di berarti hanyalah
bawah ini: UBEdari
transistor
1. Dua Catu Daya
bipolar. Tetapi
Pada Gambar 15a menunjukkan sebuah catu ganda perubahan UBE
Transistor bipolar bekerja sebagai sebuah sumber ini hanyalah
arus dan menetapkan JFETmempunyai ID sama sepersepuluh
dengan IC. Dalam Gambar 15a, transistor bipolar volt. Karena itu
mempunyai arus emiter sebesar . dengan
rangkaian seperti
Dioda kolektor bekerja sebagai sebuah sumber Gambar 15a
arus, karenanya menetapkan arus Drain mendekati didapatkan harga
sama dengan IE. Kondisi yang harus dipenuhi: ID yang hampir
penuh (solid).
Hal ini menjaga UGSberpolaritas negatif. Gambar 15a. Bias sumber arus
 ANALISA RANGKAIAN FET
Sebagai contoh yang 2. Catu Tunggal pada
nyata, arus emiter rangkaian FET
dalam Gambar 15b Bias dapat digunakan
adalah sumber arus seperti
ditunjukkan dalam Gambar
15c, dalam rangkaian ini
pembagi arus (R1 dan R2)
menetapkan bias pembagi
Ini memaksa arus Drain tegangan pada transistor
mendekati harga sama bipolar. Dioda kolektor
dengan bekerja sebagai sebuah
1mA. Tegangan Drain ke sumber arus yang
Ground adalah : memaksa arus drain sama
dengan arus kolektor.
Secara khusus
perhatikanlah Gambar 15c,
jangan merubah posisi
bawah RG.
Gambar 15b. Bias sumber arus Gambar 15c. Bias sumber arus
ANALISA RANGKAIAN FET

Gambar 15d. Bias sumber arus

 KONFIGURASI RANGKAIANJFET

KONFIGURASIRANGKAIANJFET
Rangkaian JFETbisa didisain menjadi tiga
konfigurasi yang disesuaikan dengan
kebutuhan rangkaian tersebut, yaitu:
Konfigurasi common source, common
drain dan common gate.
1. Common Source Gambar 16.
Dalam konfigurasi ini sinyal masukan (Ui) Menaikkan impedansi input
dimasukkan antara Gate dan Source, dengan memasang RG
sedangkan beban dipasang antara Drain
dan Source. Dalam rangkaian ini
impedansi input adalah tak terhingga dan
sinyal output berbeda fasa 180o terhadap
sinyal input. Konfigurasi ini adalah yang
paling banyak diterapkan untuk aplikasi
penguat secara umum sebagai
tandingannya adalah dengan rangkaian Gambar 17.
tunggal emitor bila menggunakan Rangkaian Penguat Tunggal
transistor. Common Source
 KONFIGURASI RANGKAIANJFET

2. Common Gate 3. Common Drain Configuration

Rangkaian Common Rangkaian Common Drain seperti
Gate Configuration terlihat pada Gambar 19. Dalam
seperti terlihat pada rangkaian ini pengendalian
Gambar 18. Dalam
dilakukan pada Gate, sedangkan
konfigurasi ini
pengendalian dilakukan output diambil pada Source.
pada Source, sinyal Tegangan sinyal output adalah
Gambar 18. Rangkaian Common Gate
output diambil dari lebih kecil dari tegangan sinyal
Drain. input.
Tidak terjadi perbedaan
fasa antara input dan Tidak terjadi perbedaan fasa
output, tetapi antara sinyal input dan output,
konfigurasi penguat ini oleh karena itu rangkaian disebut
mempunyai Impedansi sebagai Source Follower.
input yang rendah. Impedansi output rendah.
Perbandingan jika
menggunakan
transistor adalah
common base Gambar 19. Rangkaian Common Drain
 APLIKASIPENGGUNAANFET

APLIKASI PENGGUNAAN DENGAN

FET
FETdipergunakan pada rangkaian dengan
spesifikasi impedansi input tinggi serta
impedansi output rendah, seperti pada
rangkaian penguat depan yang berimpedansi
tinggi, penguat RFdan sebagainya.

FETSEBAGAIPENGUATSINYALANALOG

1. Rangkaian Penguat Diferensial

Karena sifat-sifat khusus seperti dijelaskan di
atas, maka salah satu aplikasi FETadalah
dirancang sebagai penguat diferensial seperti
yang ditunjukkan pada Gambar 20. Gambar 20. Rangkaian Penguat Diferensial
 APLIKASIPENGGUNAANFET
3. FETSEBAGAI SAKLAR
Jika sakelar manual tidak
2. Rangkaian mampu mengimbangi
Sumber Arus kecepatan yang
Konstan
Rangkaian dibutuhkan maka
sumber arus solusinya adalah dengan
konstan dipakai menggunakan Saklar Gambar 22. FETsebagai saklar
sebagai elektronik pada saat
pengganti tertentu dibutuhkan
resistor yang untuk menghindari sifat
statis menjadi mekanis.
sumber arus Saklar on  FET
konstan yang menghantarkan,
dinamis.
Saklar off  FET
menutup, dan
Karakteristik saklar
(penghubung) :
Gambar 21. Rangkaian sumber arus konstan FETKanal - n
FET/MOSFET SEBAGAIPENGUATSINYALBESAR(PENGUAT DAYA)
 FET/MOSFET SEBAGAIPENGUATSINYALBESAR(PENGUAT DAYA)

Audio Power Amplifier 200 Watt with MOSFET

BUZ900P and BUZ905P
FET/MOSFET SEBAGAIPENGUATSINYALBESAR(PENGUAT DAYA)
FET/MOSFET SEBAGAIPENGUATSINYALBESAR(PENGUAT DAYA)
MENGINTERPRESTASIKAN DATASHEET
MACAM-MACAM TIPE FET/MOSFET
UNTUK KEPERLUANPERENCANAAN
 MENGINTERPRESTASIKANDATASHEETMACAM-MACAM
TIPE FET/MOSFET UNTUK KEPERLUANPERENCANAAN
HARGABATAS Tabel 1. Data sheet JFET

Harga batas adalah suatu keterangan tentang

data-data komponen FETdan MOSFETyang
harus di penuhi dan tidak boleh dilampaui
batas maksimumnya serta tidak jauh
berkurang dari baras minimumnya.
Adapun harga batas tersebut antara lain
memuat tentang : VDSmak, ID mak, Tj mak,
PTOTmak, VGS(off) / VGTH, IDSS/ ID on,
GFS,RDS,CISS,CRSS.
Keterangan tentang harga batas dan
bagaimana cara menggunakannya bias dilihat
pada Tabel 1.
Dengan mengetahui data harga batas
tersebut, kita dapat mengganti FETdengan
Type yang lain, asal data harga batas dan
typenya sama.
MENGINTERPRESTASIKANDATASHEETMACAM-MACAM
TIPE FET/MOSFET UNTUK KEPERLUANPERENCANAAN
Tabel 2. Penjelasan Tentang Simbol - simbol dan Kode-kode
 MENGINTERPRESTASIKANDATASHEETMACAM-MACAM
TIPE FET/MOSFET UNTUK KEPERLUANPERENCANAAN
DATAELEKTRODAJFET
Untuk menentukan eketroda dari JFETdIkelompokkan dalam tabel susunanan elektroda yang ada pada buku tabel (data sheet).
Tabel 3. T0220

Gambar 6. Elektroda JFET

 MENERAPKAN METODE PENCARIAN KESALAHAN
FET/MOSFET SEBAGAI PENGUAT/PIRANTI SAKLAR
AKIBATPERGESERANTITIK KERJADC
 MENGUJI JFET
LANGKAH-LANGKAH PENGUJJIAN JFETKANALN: JFETKANALPdiuji dengan
cara yang sama dengan
1. Tempatkan alat ukur Ohm (Multimeter pada fungsi Ohmmeter) para range probe ohm meter ditukar.
Ohm tertinggi (R X1M);
2. Hubungkan probe hitam (negatif) ke Gate JFETKANALN dan probe merah
(ositif) ke source dan bergantian ke drain. Dalam hal ini JFETdiberi bias
reverse dari baterai alat ukur ohm, sehingga: * Jika jarum Ohm meter
tidak bergerak (menunjukkan nilai resistansi yang tinggi dalam beberapa
Mohm atau tak terhingga) berarti JFETdalam keadaan baik, dan * jika
jarum bergerak menunjukkan nilai resistansi yang kecil bahkan 0 Ohm
maka JFETtelah rusak karena junction GD dan atau GShubung singkat
(short).
3. Saling tukarlah probe dari Ohmmeter, yaitu: probe merah (ositif) ke Gate
JFETKANALN dan probe hitam (negatif) ke source dan bergantian ke
drain. Dalam hal ini mengukur resistansi saat JFETdiberi Forward bias,
sehingga: * Jika jarum Ohm meter bergerak menuju nilai Ohm tertentu
antara 500 – 1000 ohm berarti JFETdalam keadaan baik, dan * Jika jarum
ohm meter tidak bergerak berarti junction GD dan atau GSopen (putus).
 METER CHECKOFATRANSISTOR/JFET

METERCHECKOF
ATRANSISTOR
Testing a JFET
with a
multimeter might
seem to be a
relatively easy
task, seeing as
how it has only
one PN junction
to test: either
measured
between gate
and source, or
between gate
and drain.
 METER CHECKOFATRANSISTOR/JFET

• Testing continuity through the drain-source channel is another matter, though. Remember from the last
section how a stored charge across the capacitance of the gate-channel PN junction could hold the JFETin a
pinched-off state without any external voltage being applied across it? This can occur even when you're
holding the JFETin your hand to test it! Consequently, any meter reading of continuity through that channel
will be unpredictable, since you don't necessarily know if a charge is being stored by the gate-channel
junction. Of course, if you know beforehand which terminals on the device are the gate, source, and drain,
you may connect a jumper wire between gate and source to eliminate any stored charge and then proceed
to test source-drain continuity with no problem. However, if you don't know which terminals are which, the
unpredictability of the source-drain connection may confuse your determination of terminal identity.
• A good strategy to follow when testing a JFETis to insert the pins of the transistor into anti-static foam (the
material used to ship and store static-sensitive electronic components) just prior to testing. The conductivity
of the foam will make a resistive connection between all terminals of the transistor when it is inserted. This
connection will ensure that all residual voltage built up across the gate-channel PN junction will be
neutralized, thus "opening up" the channel for an accurate meter test of source-to-drain continuity.
• Since the JFETchannel is a single, uninterrupted piece of semiconductor material, there is usually no
difference between the source and drain terminals. A resistance check from source to drain should yield the
same value as a check from drain to source. This resistance should be relatively low (a few hundred ohms at
most) when the gate-source PN junction voltage is zero. By applying a reverse-bias voltage between gate and
source, pinch-off of the channel should be apparent by an increased resistance reading on the meter.
 RANGKUMAN
 FETsingkatan dari Field Effect Transistor,
adalah suatu komponen semi konduktor
yang cara kerjanya berdasarkan pengaturan
arus dengan medan listrik. FETdisebut
transistor unipolar karena cara kerjanya
hanya berdasarkan aliran pembawa
muatan mayoritas saja.
 Sedangkan transistor disebut bipolar
junction transistor karena bekerja
berdasarkan aliran pembawa muatan
mayoritas dan minoritas. Makin negatif
tegangan Gate-Source UGS, maka makin
kecil pula arus Drain ID.
 Pada kondisi normal JFETselalu bekerja pada
bagian karakteristik linier datar, atau dengankata
lain JFETdioperasikan pada tegangan Drain yang
lebih besar dari tegangan knee UK., tetapi lebih
kecil dari teganganbreakdown-nya.
 Harga batas adalah suatu keterangan tentang
data- data komponen Fet dan Mosfet yang harus
di penuhi dan tidak boleh dilampaui batas
maksimumnya serta tidak jauh berkurang dari
batas minimumnya. Adapun harga batas tersebut
antara lain memuat tentang : VDSmaks, ID maks,
Tj mask, PTOTmaks, VGS(off) / VGTH, IDSS/ ID
on, GFS,RDS,CISS,CRSS.Dengan mengetahui
data harga batas tersebut, kita dapat mengganti
FETdengan Type yang lain, asal data harga batas
dan typenya sama.
RANGKUMAN
RANGKUMAN
RANGKUMAN
 SOAL

1. Apa yang dimaksud dengan FET?

2. Kenapa FETdisebut dengan transistor
unipolar? Jelaskan.
3. Apa yang dimaksud dengan
transkonduktansi?
4. Sebuah perubahan dalam tegangan
drain-soutce sebesar 100 mV
menghasilkan suatu perubahan arus
drain sebesar 0,7 mAdalam
daerah resistif. Berapa resistansi
Drain-Source (rds)?
SUSUNANFISIS E-MOSFETSaluran n E-MOSFETSaluran p
Transistor BJT
P

N
substrate

JFETSaluran N JFETSaluran P D-MOSFETs

P
 E-MOSFET
SIMBOL
Transistor

JFET D-MOSFETs
PRINSIPKERJAJFETSALURANN
Antara (G) dan (S) dipasang tegangan UGGyang merupakan
reverse bias bagi gate (G). Karena dioda antara (G) dan (S)
mengalami reverse bias, yaitu Gmendapat (-) batterai dan S
mendapat (+) batterai maka timbulah Depletion Layer pada
junction, supaya terjadi aliran antara (S) dan (D), maka antara
kedua elektroda ini dipasang sumber tegangan (UDD), yaitu: D
mendapat (+) batterai dan Smendapat (-) batterai .

Besar kecilnya arus yang mengalir tergantung dari lebarnya

Depletion Layer tadi. Jika UGGbesar, Depletion Layer akan
menjadi sedemikian lebarnya sehingga hampir menutup
saluran antara (D) dan (S). Karena pada Depletion Layer tidak
ada pembawa muatan, berarti bahwa jumlah pembawamuatan
pada saluran menjadi kecil. Jika UGGkecil, Depletion Layer
cukup tipis dan saluran antara (S) dan (D) cukup lebar, dengan
demikian arus yang mengalir cukup besar. Jadi tegangan gate
menentukan besarnya arus yang mengalir antara (D - S). Karena
Gdalam kondisi reverse bias, arus (G) dianggap sama dengan
nol.
PRINSIPKERJAJFETSALURANP
Antara (G) dan (S) dipasang tegangan UGGyang merupakan
reverse bias bagi gate (G). Karena dioda antara (G) dan (S)
mengalami reverse bias, yaitu Gmendapat (+) batterai dan S
mendapat (-) batterai maka timbulah Depletion Layer pada
junction, supaya terjadi aliran antara (S) dan (D), maka antara
P kedua elektroda ini dipasang sumber tegangan (UDD), yaitu: D
- mendapat (-) batterai dan Smendapat (+) batterai .
N N
+ Besar kecilnya arus yang mengalir tergantung dari lebarnya
+
Depletion Layer tadi. Jika UGGbesar, Depletion Layer akan
- menjadi sedemikian lebarnya sehingga hampir menutup
saluran antara (D) dan (S). Karena pada Depletion Layer tidak
ada pembawa muatan, berarti bahwa jumlah pembawamuatan
pada saluran menjadi kecil. Jika UGGkecil, Depletion Layer
cukup tipis dan saluran antara (S) dan (D) cukup lebar, dengan
demikian arus yang mengalir cukup besar. Jadi tegangan gate
menentukan besarnya arus yang mengalir antara (D - S). Karena
Gdalam kondisi reverse bias, arus (G) dianggap sama dengan
nol.
KARAKTERISTIK

Karakteristik output dari JFET

menggambarkan hubungan antara Arus
drain (ID) dan UDS dengan parameter
berbagai besaran UGS.

Arus Transkonduktansi
menghubungkan arus output dengan
tegangan input. Untuk JFETadalah
grafik ID terhadap UGS.
 Lihat Gambar, UDSharus dibuat lebih besar dari 4 Volt tetapi
KARAKTERISTIK lebih kecil dari 30 V. Dengan demikian UGSharus letakkan antara
( 0 s/d 4V ). Tegangan knee untuk lengkung karakteristik yang
paling atas disebut pinch off voltage (Up),jadi bila pada lembar
data tertulis Up=4 Volt, JFETtersebut harus dioperasikan dengan
tegangan UDSyang lebih besar dari 4 Volt. Dari gambar kurva,
dapat kita lihat bahwa pada tegangan UGS=-4 V arus drain
hampir = 0. Nilai UGSyang menyebabkan ID = 0 ini disebut Gate
Source Cut Off Voltage (UGS = Off). Up dan UGS(off) memiliki
hubungan penting yaitu nilai mutlak Up = nilai mutlak UGS(off)
hanya tandanya yang berbeda:
Up = 4 V
UGSoff = -4 V
Hal ini berlaku untuk semua JFETdan harus diingat bahwa pada
lembaran data JFEThanya akan disebutkan nilai (UGS off) saja.
Lengkung karakteristik yang paling atas dibuat dengan tegangan
gate = 0, keadaan sama dengan keadaan dimana gate dihubung
singkat dengan source. Arus drain hampir datar dan dianggap
sama, walau tegangan drain diubah-ubah dan pada lembar data
arus ini disebut Idss. Pada gambar kurva tampak bahwa jarak
antara garis-garis mendatar itu tidak sama meskipun selisih
UGS untuk tiap-tiap garis tetap 1Volt.