Catu Daya Linier Rangkaian Elektronika

2.1. Pendahuluan
Peralatan-peralatan elektronik seperti TV, PC, sistem audio, dan peralatan laboratorium serta rangkaian
elektronika lainnya memerlukan tegangan DC (Direct Current) agar dapat dioperasikan. Sumber-
sumber tegangan DC dapat berupa batere primer (batere kering), batere sekunder (batere basah) dan
catu daya elektronika. Batere kering misalnya nikel cadmium, litium biasanya digunakan pada peralatan-
peralatan elektronika portable (mudah dibawa-bawa) seperti Radio-Saku, Kalkulator, Hand-Phone.
Namun sebahagian besar peralatan atau rangkaian elektronika beroperasi memper-gunakan catu daya
elektronik yang dirancang khusus. Catu daya DC inilah sesungguhnya ’Pahlawan’, karena tanpanya
semua peralatan elektronika tak dapat dioperasikan.

Catu daya elektronik dibangun dengan memanfaatkan sumber tegangan AC (Alternating Current) yang
berasal dari jala-jala (instalasi jaringan) PLN yang kemudian diubah menjadi besaran tegangan DC.
Gambar 2.1 memperlihatkan diagram blok catu daya DC linier. Penyearah (rectifier) berfungsi sebagai
rangkaian yang mengubah besaran tegangan AC ke DC. Tapis (filter) berfungsi untuk
memperkecil/memperhalus faktor riak, sementara regulator berfungsi untuk memelihara agar tegangan
DC keluaran senantiasa konstan.

Dalam subbab selanjutnya hanya membahas penyearah jembatan gelombang penuh dengan tapis
kapasitor, karena rangkaian ini paling lazim dipergunakan sebagai catu daya linier.

Sumber Tegangan AC Transformator Penyearah Beban

Tapis Regulator
(Jala-jala PLN) (Step-Down) Jembatan

Gambar 2.1 Diagram blok catu daya elektronik linier

2.2. Catu Daya Tunggal dengan Tapis Kapasitor

Gambar 2.2 memperlihatkan rangkaian penyearah jembatan dengan tapis kapasitor masukan atau biasa
juga disebut catu daya tunggal linier. Prinsip kerja rangkaian dapat dijelaskan sebagai berikut: Anggap
mula-mula kapasitor keadaan kosong (tanpa muatan), ketika saklar S-1 ditutup dan pada saat ¼ siklus
positif masukan yang pertama sinyal AC, polaritas ditunjukkan pada Gambar 2.3a, dioda 𝑫𝟏 dan 𝑫𝟐
mendapat prategangan maju (forward biased) artinya kedua dioda tersebut menghantar (bertindak
sebagai saklar tertutup), sementara 𝑫𝟑 dan 𝑫𝟒 mengalami prategangan mundur (reverse biased) berarti
kedua dalam status saklar terbuka. Oleh karena 𝑫𝟏 dan 𝑫𝟐 menghantar, arus mengalir melalui dioda
tersebut dan mengizinkan kapasitor 𝑪 dimuati (charged) melalui resistansi Thevenin 𝑹𝑻𝑯 (Resistansi

𝝁𝜷𝝅 Polythenic
5
 Catu Daya Linier Rangkaian Elektronika

total dari dioda dan transformator) hingga mencapai tegangan puncak positif sekunder dikurangi jatuh
tegangan dari kedua dioda 𝑫𝟏 dan 𝑫𝟐 .

Tegangan Penghalang
(Potensial Barrier)

Tranformator (Trafo) Non CT

Fuse VB
220 VAC +VSek D4 D1
VP
Input AC VPri VSek

D2 D3
0V 0V
C RL Vout = Vdc
S-1

Beban (Load)
Penyearah Jembatan
Tapis (Filter) Utama

Gambar 2.2 Penyearah jembatan dengan tapis kapasitor

Untuk ¼ siklus positif berikutnya seperti diperlihatkan pada Gambar 2.3b, tepat setelah melewati
puncak positif masukan, 𝑫𝟏 dan 𝑫𝟐 berhenti menghantar (kedua dioda tersebut bertindak sebagai saklar
terbuka) ini dikarenakan tegangan kapasitor sedikit lebih besar dari tegangan masukan sekundernya.
Dengan keadaan 𝑫𝟏 , 𝑫𝟐 , 𝑫𝟑 dan 𝑫𝟒 terbuka, maka kapasitor akan membuang muatan-nya (discharged)
melalui resistansi beban 𝑹𝑳 , dan perioda pengosongan kapasitor bergantung dari konstanta 𝚪 = 𝑹𝑳 𝑪.

Kemudian untuk ¼ siklus negatif masukan yang pertama, polaritas ditunjukkan dalam Gambar 2.3c,
dioda 𝑫𝟑 dan 𝑫𝟒 mendapat prategangan maju artinya kedua dioda tersebut meng-hantar (bertindak
sebagai saklar tertutup), sementara 𝑫𝟏 dan 𝑫𝟐 mengalami prategangan mundur berarti kedua dioda
berstatus saklar terbuka. Oleh karena 𝑫𝟑 dan 𝑫𝟒 menghantar, arus mengalir melalui dioda tersebut dan
mengizinkan kapasitor 𝑪 dimuati (charged) melalui resistansi Thevenin 𝑹𝑻𝑯 (Resistansi total dari dioda
dan transformator) hingga mencapai tegangan puncak negatif sekunder dikurangi jatuh tegangan dari
kedua dioda 𝑫𝟑 dan 𝑫𝟒 .

Selanjutnya ¼ siklus negatif berikutnya seperti diperlihatkan pada Gambar 2.3d, tepat setelah melewati
puncak positif masukan, 𝑫𝟑 dan 𝑫𝟒 berhenti menghantar (kedua dioda tersebut bertindak sebagai saklar
terbuka) ini dikarenakan tegangan kapasitor sedikit lebih besar dari tegangan masukan sekundernya.
Dengan keadaan 𝑫𝟑 , 𝑫𝟒 , 𝑫𝟏 dan 𝑫𝟐 terbuka, maka kapasitor akan membuang muatan-nya melalui
resistansi beban 𝑹𝑳 .

Demikian seterusnya siklus tersebut berulang, dan Gambar 2.4 memperlihatkan bentuk lengkap
gelombang keluaran dari penyearah jembatan dengan tapis kapasitor. Frekwensi keluaran 𝒇𝒐𝒖𝒕 dari
penyearah ini adalah 2 (dua) kali frekwensi masukan atau sebesar 𝟏𝟐𝟎 𝐇𝐳 bilamana frekwensi masukan
sebesar 𝟔𝟎 𝐇𝐳. Tambahan pula bahwa dioda 𝑫𝟏 . . 𝑫𝟒 adalah dioda penyearah yang umumnya
mempunyai batas kemampuan daya lebih besar dari 𝟎, 𝟓 𝐖 dan untuk digunakan dalam keadaan paling
baik pada ranah frekwensi 𝟓𝟎 𝐇𝐳 − 𝟔𝟎 𝐇𝐳.

𝝁𝜷𝝅 Polythenic
6
 Catu Daya Linier Rangkaian Elektronika

Fuse
V
¼ Siklus Positif Pertama 220 VAC
D D
4 1

O
O

n
ff
AC 220 VAC VPri VSek t

O
O

ff
n
D D
2 3
0
C R Vout = Vdc
S-1

Pengisian Kapasitor

(a) Untuk ¼ siklus positif masukan yang pertama

Fuse
V
¼ Siklus Positif Kedua 220 VAC
D D
4 1

O
O

ff
ff
AC 220 VAC VPri VSek t

O
O

ff
ff
D D
2 3
0

S-1 C R Vout = Vdc

Pengosongan Kapasitor

(b) Untuk ¼ siklus positif masukan berikutnya (atau ½ siklus positif masukan)

Fuse
V
220 VAC
D D
4 1
O
O

ff
n

AC 220 VAC VPri VSek t

O
O

n
ff

D D
2 3
0
¼ Siklus Negatif Pertama C R Vout = Vdc
S-1

Pengisian Kapasitor

(c) Untuk ¼ siklus negatif masukan yang pertama

Fuse
V
220 VAC
D D
4 1
O
O

ff
ff

AC 220 VAC VPri VSek t

O
O

ff
ff

D D
2 3
0
¼ Siklus Negatif Kedua C R Vout = Vdc
S-1

Pengosongan Kapasitor

(d) Untuk ¼ siklus negatif masukan berikutnya (atau ½ siklus negatif masukan)

Gambar 2.3 Skematik kerja penyearah jembatan dengan tapis kapasitor masukan

𝝁𝜷𝝅 Polythenic
7
 Catu Daya Linier Rangkaian Elektronika

Vout

T/2 120 Hz

Vp
Vdc ∆V atau Vr(p-p)
Vmin

Riak

t
t1

Gambar 2.4 Bentuk lengkap bentuk gelombang keluaran penyearah jembatan

2.3. Pedoman Perancangan

Untuk beban ringan (arus < 𝟏𝟎𝟎𝟎 𝐦𝐀), pemilihan nilai kapasitansi dari kapasitor 𝑪 yang tepat dapat
menekan/memperkecil tegangan riak (ripple voltage) ∆𝑽 atau 𝑽𝒓(𝒑−𝒑). Karena kapasitor, resistor, dioda
maupun tranformator memiliki toleransi, maka dalam hal perancangan, tegangan riak berkisar 𝟓%
hingga 𝟏𝟎% dari tegangan puncak keluarannya 𝑽𝑷 adalah cukup memadai sebagai penyearah bertapis,
karena bagaimanapun juga keluaran dari penyearah ini nantinya akan diumpan ke regulator tegangan
untuk meminimalkan tegangan riak keluarannya.

Selanjutnya untuk memperkirakan nilai tapis kapasitor yang dibutuhkan untuk beban ringan, maka
selama pengosongan dianggap kapasitor memberikan arus tetap ke beban, sehingga tegangan riaknya
dapat diaproksimasikan sebagai garis lurus (gigi gergaji) seperti diperlihatkan pada Gambar 2.5.

t2

VOUT Slope = m1 Slope = m2

T/2

VP
VDC ∆V atau Vr(p-p)
Vmin θ1
Vmin’

θ2
t
t1

Gambar 2.5 Bentuk gelombang tegangan riak diaproksimasikan sebagai gigi gergaji

𝝁𝜷𝝅 Polythenic
8
 Catu Daya Linier Rangkaian Elektronika

Dengan perkiraan tegangan riak berkisar 𝟓% hingga 𝟏𝟎% dari tegangan puncak keluarannya
𝑽𝑷, maka perioda pengosongan kapasitor 𝒕𝟏 senantiasa kecil dari perioda 𝑻(𝒕𝟏 < 𝑇), dan slope
𝒎𝟏 adalah
𝑽𝑷
𝒎𝟏 = |− |
𝒕𝟏

Karena 𝒕𝟏 = 𝑹𝑳 𝑪, maka:
𝑽𝑷
𝒎𝟏 = |− | (2.1a)
𝑹𝑳 𝑪

Selanjutnya Slope 𝒎𝟐 dapat dinyatakan

𝑽𝑷
𝒎𝟐 = (2-1b)
𝑻⁄𝟐

Perhatikan kembali Gambar 2.5, bahwa perioda pengosongan 𝒕𝟏 dapat dinyatakan

𝒕𝟏 = 𝑻⁄𝟐 + 𝒕𝟐 (2-1c)

Dan,
∆𝑽
𝐭𝐚𝐧 𝜽𝟏 = = 𝒎𝟏
𝒕𝟏
atau
∆𝑽 𝑹𝑳 𝑪 ∆𝑽
𝒕𝟏 = = (2-1d)
𝒎𝟏 𝑽𝑷

Demikian pula dapat dinyatakan

𝑽𝒎𝒊𝒏′
𝐭𝐚𝐧 𝜽𝟐 = = 𝒎𝟐
𝒕𝟐

𝑽𝒎𝒊𝒏′ 𝑻 𝑽𝒎𝒊𝒏′
𝒕𝟐 = = (2-1e)
𝒎𝟐 𝟐𝑽𝑷

Subtitusi persamaan (2-1d), (2-1e) ke persamaan (2-1c), maka diperoleh

𝑻 𝑻𝑽𝒎𝒊𝒏′
𝒕𝟏 = +
𝟐 𝟐𝑽𝑷

atau
𝑻 𝑽𝒎𝒊𝒏′
𝒕𝟏 = (𝟏 + )
𝟐 𝑽𝑷

Karena
𝑽𝒎𝒊𝒏′ = 𝑽𝑷 − ∆𝑽

maka
𝑻 𝑽𝑷 − ∆𝑽
𝒕𝟏 = (𝟏 + )
𝟐 𝑽𝑷

𝝁𝜷𝝅 Polythenic
9
 Catu Daya Linier Rangkaian Elektronika

atau dapat dinyatakan

𝑻 ∆𝑽
𝒕𝟏 = (𝟐 − )
𝟐 𝑽𝑷

𝟏
Oleh karena besar perioda 𝑻 = , maka diperoleh
𝒇𝒐𝒖𝒕

𝟏 ∆𝑽⁄𝑽𝑷
𝒕𝟏 = (𝟏 − ) (2-1f)
𝒇𝒐𝒖𝒕 𝟐

Subtitusi nilai 𝒕𝟏 dari persamaan (2-1d) ke persamaan (2-1f) diperoleh

𝑹𝑳 𝑪 ∆𝑽 𝟏 ∆𝑽⁄𝑽𝑷
= (𝟏 − ) (2-1g)
𝑽𝑷 𝒇𝒐𝒖𝒕 𝟐

Karena slope 𝒎𝟏 dan 𝒎𝟐 dari gelombang gigi gergaji berlangsung pada satu siklus sinyal masukan,
sekarang kedua ruas dari persamaan (2-1g) dapat dikalikan dengan 𝟐𝝅, jadi

𝟐𝝅𝑹𝑳 𝑪 ∆𝑽 𝟐𝝅 ∆𝑽⁄𝑽𝑷
= (𝟏 − )
𝑽𝑷 𝒇𝒐𝒖𝒕 𝟐

𝟐𝝅𝑽𝑷 ∆𝑽⁄𝑽𝑷
𝟐𝝅𝑹𝑳 𝑪 ∆𝑽 = (𝟏 − )
𝒇𝒐𝒖𝒕 𝟐

∆𝑽⁄𝑽𝑷 ∆𝑽⁄𝑽𝑷
Oleh karena ≪ 𝟏, maka (𝟏 − ) ≈ 𝟏,
𝟐 𝟐

Sehingga diperoleh
𝟐𝝅𝑽𝑷
𝟐𝝅𝑹𝑳 𝑪 ∆𝑽 =
𝒇𝒐𝒖𝒕

atau
𝟐𝝅𝑽𝑷
𝑪 = (2-1h)
𝟐𝝅∆𝑽𝒇𝒐𝒖𝒕 𝑹𝑳

Persamaan (2-1h) menggambarkan sebuah penyelesaian konservatif terhadap permasalahan

perancangan; akan tetapi sesungguhnya slope 𝒎𝟏 tidak pernah menuju 𝑽𝒎𝒊𝒏′ , maka kurva eksponen-
sial (pengosongan kapasitor) akan tetap berada diatas nilai 𝑽𝒎𝒊𝒏′ ; ± hanya 𝟕𝟓% dari kurva pengosongan
terhadap slope 𝒎𝟏 , sehingga dalam prakteknya untuk pemilihan 𝑪 dianjurkan meng-gunakan aturan:

𝟓𝑽𝑷
𝑪= (2-2)
𝟐𝝅∆𝑽𝒇𝒐𝒖𝒕 𝑹𝑳

Dimana:
• Nilai 𝟓 diperoleh dengan perkiraan 𝟐𝝅 𝒙 𝟕𝟓% ≈ 𝟓
• 𝒇𝒐𝒖𝒕 adalah frekwensi gelombang keluaran dari penyearah jembatan sebesar 𝟏𝟐𝟎 𝑯𝒛
• ∆𝑽 adalah tegangan riak
• 𝑽𝑷 adalah tegangan puncak (maksimum) keluaran penyearah jembatan
• 𝑹𝑳 adalah resistansi beban

2.4. Tegangan Rata-rata Keluaran Penyearah

𝝁𝜷𝝅 Polythenic
10
 Catu Daya Linier Rangkaian Elektronika

Sekarang mari kita lihat kembali Gambar 2.4, untuk tegangan riak berkisar 𝟓% hingga 𝟏𝟎% dari
tegangan puncak keluarannya, 𝑽𝑷 , maka besar tegangan rata-rata atau 𝑽𝑫𝑪 terlihat bahwa
∆𝑽
𝑽𝑫𝑪 = 𝑽𝑷 − (2-3)
𝟐

Dimana besar tegangan puncak keluaran 𝑽𝑷 dapat ditentukan berdasarkan persamaan berikut:
𝑽𝑷 = 𝑽(𝒔𝒆𝒌) 𝒓𝒎𝒔 √𝟐 − 𝟐𝑽𝑩 (2-4)

Dimana 𝑽𝑩 adalah besar tegangan penghalang (barrier potential) atau jatuh tegangan dari dioda yang
nilainya dapat dilihat pada datasheet. Akan tetapi pada kebanyakan dalam prakteknya untuk me-
mudahkan perhitungan sering dianggap 𝑽𝑩 kira-kira sebesar 𝟎, 𝟕 𝐕.

Dan besar tegangan minimum 𝑽𝒎𝒊𝒏 adalah

𝑽𝒎𝒊𝒏 = 𝑽𝑷 − ∆𝑽 (2-5)

Selanjutnya besar arus mengalir melalui beban 𝑹𝑳 berdasarkan hukum Ohm diberikan
𝑽𝑫𝑪
𝑰𝑫𝑪 = (2-6)
𝑹𝑳

George Simon Ohm adalah seorang ahli fisika Jerman tak begitu terkenal yang telah
menerbitkan sebuah selebaran pada tahun 1827 berisikan hubungan Fundamental antara
arus dan tegangan. Ohm menyatakan bahwa tegangan melintas pada berbagai bahan jenis
konduktor adalah berbanding lurus kepada arus yang mengalir melalui bahan tersebut. Dan
hukumnya yang kita kenal sampai saat ini adalah Hukum Ohm.

Contoh 2.1

Mempergunakan rangkaian Gambar 2.6 dan diinginkan tegangan riak 𝟏𝟎 % dari tegangan puncak
keluaran. Tentukanlah:
a) Nilai kapasitor 𝑪 dipasang (di set)
b) Besar tegangan rata-rata 𝑽𝑫𝑪
c) Besar tegangan 𝑽𝒎𝒊𝒏
d) Arus mengalir melalui beban 𝑹𝑳

Tranformator Step-Down

Fuse
1N
40
4

D
01

9 VAC(rms)
D

A
AC 220 VAC Idc

0
3
D

D
2

S-1
C RL 560 Ω Vout = Vdc

Gambar 2.6 Untuk Contoh 2.1

Penyelesain:

𝝁𝜷𝝅 Polythenic
11
 Catu Daya Linier Rangkaian Elektronika

Anggap jatuh tegangan dioda 1N4001 sebesar 𝟎. 𝟕 𝐕, maka besar tegangan keluaran puncak pada simpul
A adalah
𝑽𝑷 = 𝑽(𝒔𝒆𝒌) 𝒓𝒎𝒔 √𝟐 − 𝟐𝑽𝑩
𝑽𝑷 = 𝟗 𝑽𝒓𝒎𝒔 √𝟐 − 𝟐(𝟎, 𝟕 𝑽)
𝑽𝑷 = 𝟏𝟐, 𝟕𝟑 𝑽 − 𝟏, 𝟒 𝑽 = 𝟏𝟏, 𝟑𝟑 𝑽

Karena diinginkan tegangan riak 𝟏𝟎 % dari 𝑽𝑷, jadi

∆𝑽 = 𝟏𝟎% 𝑽𝑷
𝟏𝟎
∆𝑽 = (𝟏𝟏, 𝟑𝟑 𝑽) = 𝟏, 𝟏𝟑 𝑽
𝟏𝟎𝟎

a) Sekarang nilai kapasitasi 𝑪 dipasang adalah

𝟓𝑽𝑷
𝑪=
𝟐𝝅∆𝑽𝒇𝒐𝒖𝒕 𝑹𝑳
𝟓(𝟏𝟏, 𝟑𝟑 𝑽)
𝑪= = 𝟏𝟏𝟖, 𝟒 𝝁𝑭
𝟐𝝅(𝟏, 𝟏𝟑 𝑽)(𝟏𝟐𝟎 𝑯𝒛)(𝟓𝟔𝟎 𝛀)

atau 𝑪 dipilih dengan memparalelkan 4 buah kapasitor, yakni:

𝟏𝟎𝟎 𝝁𝑭, 𝟏𝟎 𝝁𝑭, 𝟒, 𝟕 𝝁𝑭, 𝟑, 𝟑 𝝁𝑭 dengan tegangan kerja 𝟏𝟔 𝑽.

b) Besar tegangan 𝑽𝑫𝑪 adalah

∆𝑽
𝑽𝑫𝑪 = 𝑽𝑷 −
𝟐
𝟏, 𝟏𝟑 𝑽
𝑽𝑫𝑪 = 𝟏𝟏, 𝟑𝟑 𝑽 − = 𝟏𝟎, 𝟕𝟔 𝑽
𝟐

c) Dan besar 𝑽𝒎𝒊𝒏 yakni

𝑽𝒎𝒊𝒏 = 𝑽𝑷 − ∆𝑽
𝑽𝒎𝒊𝒏 = 𝟏𝟏, 𝟑𝟑 𝑽 − 𝟏, 𝟏𝟑 𝑽 = 𝟏𝟎, 𝟐 𝑽

d) Besar arus yang mengalir melalui rangkaian atau beban 𝑹𝑳 adalah

𝑽𝑫𝑪
𝑰𝑫𝑪 =
𝑹𝑳
𝟏𝟎, 𝟕𝟔 𝑽
𝑰𝑫𝑪 = = 𝟏𝟗, 𝟐𝟏 𝒎𝑨
𝟓𝟔𝟎 𝛀

Contoh 2.2

Mempergunakan Contoh 2.1, tentukan perioda (waktu) yang dibutuhkan untuk pengosongan kapasitor
tersebut.

Penyelesain:
Sebagaimana yang telah kita ketahui bahwa persamaan untuk pengosongan kapasitor diberikan
𝑽𝑫 = 𝑽𝒊 𝒆−𝒕⁄𝑹𝑪 (2-7a)

𝝁𝜷𝝅 Polythenic
12
 Catu Daya Linier Rangkaian Elektronika

Karena 𝑽𝑫 = 𝑽𝒎𝒊𝒏 , 𝑽𝒊 = 𝑽𝑷, 𝒕 = 𝒕𝟏 dan 𝑹 = 𝑹𝑳 , maka dapat ditulis

𝑽𝒎𝒊𝒏 = 𝑽𝑷𝒆−𝒕⁄𝑹𝑳 𝑪 (2-7b)

Sekarang kita logaritma alamikan kedua ruas dari persamaan (2.7b), dan diperoleh
𝒕𝟏 = −𝑹𝑳 𝑪(𝐥𝐧 𝑽𝒎𝒊𝒏 − 𝐥𝐧 𝑽𝑷) (2-8)

Subtitusi nilai 𝑹𝑳 , 𝑪, 𝑽𝒎𝒊𝒏 dan 𝑽𝑷, maka diperoleh

𝒕𝟏 = −(𝟓𝟔𝟎 𝛀)(𝟏𝟏𝟖 𝝁𝑭)[𝐥𝐧(𝟏𝟎, 𝟐 ) − 𝐥𝐧(𝟏𝟏, 𝟑𝟑 )]
𝒕𝟏 = −(𝟎, 𝟎𝟔𝟐 𝒔)(−𝟎, 𝟏𝟎𝟓) = 𝟔, 𝟓 𝒎𝒔

Apa yang dapat disimpulkan dari waktu pengosongan yang diperoleh dari 𝒕𝟏 ini, bahwa jelas terlihat
untuk tegangan riak berkisar 𝟓% hingga 𝟏𝟎% dari tegangan puncak keluarannya, maka senantiasa 𝒕𝟏 <
𝑇 (dan memang seharusnya demikian), dimana 𝑻 besarnya adalah
𝟏 𝟏
𝑻= = = 𝟖, 𝟑𝟑 𝒎𝒔
𝒇𝒐𝒖𝒕 𝟏𝟐𝟎 𝑯𝒛

Contoh 2.3

Mempergunakan rangkaian Gambar 2.7, tentukan:

a) 𝑽𝑷
b) ∆𝑽
c) 𝑽𝑫𝑪
d) 𝑰𝑫𝑪

Tranformator Step-Down

Fuse
1N
40
4

D
01

12 VAC
D

AC 220 VAC Idc

0
3
D

D
2

S-1
330 μF C RL 330 Ω Vout = Vdc

Gambar 2.7 Untuk Contoh 2-3

Penyelesain:
a) Anggap jatuh tegangan dioda 1N4001 sebesar 𝟎, 𝟕 𝐕, maka besar tegangan keluaran puncak adalah

𝑽𝑷 = 𝑽(𝒔𝒆𝒌) 𝒓𝒎𝒔 √𝟐 − 𝟐𝑽𝑩

𝑽𝑷 = 𝟏𝟐 𝑽𝒓𝒎𝒔 √𝟐 − 𝟐(𝟎, 𝟕 𝑽)
𝑽𝑷 = 𝟏𝟔, 𝟗𝟕 𝑽 − 𝟏, 𝟒 𝑽 = 𝟏𝟓, 𝟓𝟕 𝑽

𝝁𝜷𝝅 Polythenic
13
 Catu Daya Linier Rangkaian Elektronika

b) Oleh karena nilai tapis kapasitor masukan diketahui sebesar 220 µF, maka besar tegangan riak yang
dihasilkan adalah
𝟓𝑽𝑷
∆𝑽 =
𝟐𝝅𝑪𝒇𝒐𝒖𝒕 𝑹𝑳

𝟓(𝟏𝟓, 𝟓𝟕 𝑽)
∆𝑽 = = 𝟏, 𝟒 𝑽
𝟐𝝅(𝟐𝟐𝟎 𝝁𝑭)(𝟏𝟐𝟎 𝑯𝒛)(𝟑𝟑𝟎 𝛀)
c) Dan besar tegangan keluaran rata-rata yakni
𝟏, 𝟒 𝑽
𝑽𝑫𝑪 = 𝟏𝟓, 𝟓𝟕 𝑽 −
𝟐
𝑽𝑫𝑪 = 𝟏𝟓, 𝟓𝟕 𝑽 − 𝟎, 𝟕 𝑽 = 𝟏𝟒, 𝟖𝟕 𝑽 ≅ 𝟏𝟓 𝑽

d) Dengan demikian besar arus yang mengalir melalui beban adalah

𝑽𝑫𝑪
𝑰𝑫𝑪 =
𝑹𝑳
𝟏𝟓 𝑽
𝑰𝑫𝑪 = = 𝟒𝟓, 𝟒𝟓 𝒎𝑨
𝟑𝟑𝟎 𝛀

2.5. Batas Kemampuan Dioda

Berkenaan dengan perancangan penyearah jembatan, menyangkut perhitungan dalam hal pemilihan
komponen yang sesuai dengan perancangan yang menyangkut pemilihan nilai kapasitansi, tegangan
kerja kapasitor, batas kemampuan dioda penyearah dan dissipasi daya resistor.

Perihal batas kemampuan dioda penyearah menyangkut dua hal, yakni: tegangan balik puncak (peak
invers voltage; 𝐏𝐈𝐕) dan maksimum arus maju dioda. Mengapa hal ini perlu diperhatikan?, jawabannya
sebagai berikut, perhatikan kembali penjelasan pada subbab 2.2, pada saat ¼ siklus positif masukan
yang pertama lihat Gambar 2.3a, dioda 𝑫𝟏 dan 𝑫𝟐 diberi prategangan maju, sementara 𝑫𝟑 dan 𝑫𝟒
mengalami prategangan mundur. Ini berarti 𝑫𝟑 dan 𝑫𝟒 harus mampu menahan tegangan balik puncak
sekundernya. Demikian pula halnya untuk ¼ siklus negatif masukan yang pertama lihat Gambar 2.3c,
dioda 𝑫𝟏 dan 𝑫𝟐 harus mampu menahan tegangan balik puncak sekundernya. Dioda-dioda tersebut
harus memiliki tegangan dadal (breakdown) lebih besar dari tegangan balik puncak sekundernya, jika
tidak nyakinlah, bahwa suatu saat dioda itu akan dadal (hancur)!

Besar tegangan balik puncak yang dapat ditahan oleh dioda berkenaan penyearah jembatan untuk
rangkaian Gambar 2.2 dapat dinyatakan
𝑷𝑰𝑽 > 𝑽𝑷(𝒔𝒆𝒌) (2-9)

Data sheet menyatakan dengan berbagai simbol berkenaan dengan tegangan balik puncak yang mampu
ditahan oleh dioda, antara lain:
▪ Voltage breakdown
▪ Breakdown voltage
▪ Peak reverse voltage
▪ Peak invers voltage
▪ Voltage reverse working maximum
▪ Voltage reverse maximum
▪ Working peak reverse voltage
Sebagai contoh, lembar data dioda penyearah 1N4001 mencantumkan Working peak reverse voltage
(𝑽𝑹𝑾𝑴 ) sebesar 𝟓𝟎 𝐕.

𝝁𝜷𝝅 Polythenic
14
 Catu Daya Linier Rangkaian Elektronika

Selanjutnya kembali memperhatikan Gambar 2.3a dan 2.3c, berdasarkan hukum arus Kirchhoff jumlah
arus dioda pada simpul (titik cabang) A sama dengan arus melalui beban dc. Oleh karena masing-masing
dioda (𝑫𝟏 dan 𝑫𝟐 atau 𝑫𝟑 dan 𝑫𝟒 ) hanya menghantar setiap setengah siklus, ini berarti masing-masing
dioda hanya memiliki batas kemampuan arus 𝑰𝒐 (arus maju) setengah dari arus beban 𝑰𝑫𝑪 . Jadi
𝟏
𝑰𝒐 ≥ 𝟐 𝑰𝑫𝑪 (2-10)

Sebagai contoh, data sheet dioda penyearah 1N4001 mencantumkan average rectified forward current
𝑰𝒐 sebesar 1 A.

Gustav Robert Kirchhoff adalah seorang guru besar diUniversitas Jerman. Kirchhoff
memulai kariernya dalam pendidikan hanya sebagai Privat-Dozent, yakni dosen dengan status
resmi tanpa gaji di Universitas Berlin. Dua hukum asiomatiknya yang terkenal sampai
sekarang ini adalah “hukum arus Kirchhoff (Kirchhoff Current Law)” disingkat KCL, dan
“hukum tegangan Kirchhoff (Kirchhoff Voltage Law)”disingkat KVL.

2.6. Arus Sentak (Surge Current)

Perlu kita dicermati, ketika merancang penyearah jembatan menggunakan tapis kapasitor masukan yang
besar, biasanya jauh diatas 𝟏𝟎𝟎𝟎 𝛍𝐅. Apa yang akan terjadi dibalik semua itu, jawabannya dijelaskan
berikut ini. Anggaplah mula-mula sebelum daya dinyalakan (turn off power) penapis kapasitor masukan
dalam keadaan tanpa muatan atau kosong. Sesaat setelah daya dinyalakan (turn on power), kapasitor
tampak seperti terhubung singkat sebagaimana diperlihatkan pada Gambar 2.8. Keadaan seperti ini
dapat menyebabkan banjir arus yang tiba-tiba cukup besar. Banjir arus tiba-tiba ini disebut sebagai arus
sentak.

Dalam situasi terburuk ketika daya dinyalakan tegangan sekunder bernilai maksimum 𝑽𝑷(𝒔𝒆𝒌 )𝒎𝒂𝒌𝒔 , ini
berarti arus sentak juga bernilai maksimum. Satu-satunya yang menghambat besarnya arus sentak adalah
resistansi lilitan transformator dan resistansi dinamik (bulk) dioda. Misalkan dianggap kedua resistansi
tersebut sebagai resistansi Thevenin 𝑹𝑻𝑯 maka untuk situasi tersebut besar arus sentak dinyatakan
sebagai

𝑽𝑷(𝒔𝒆𝒌) − 𝟐𝑽𝑩
𝑰𝒔𝒆𝒏𝒕𝒂𝒌 = (2-11)
𝑹𝑻𝑯

Trafo Step-Down Arus sentak

4

D
D

Idc
AC 220 Vrms VP (sek)
D

+
D
2

C R
-

Kapasitor seperti
terhubung singkat

Gambar 2.8 Arus sentak maksimum mengalir pada rangkaian

Arus sentak ini mulai segera turun setelah kapasitor dimuati. Tetapi jika nilai kapasitor terlalu besar,
arus sentak masih tinggi untuk beberapa saat dan kerusakan (burned out) dioda dengan mudah dapat
terjadi, demikian pula dengan kapasitor akibat panas berlebih yang menyebabkan terjadinya pem-
bentukan gas elektrolit, serta kerusakan pada transformator. Untuk menghindari hal ini, beberapa
perancang menambahkan resistansi sentak pada rangkaian, seperti diperlihatkan dalam Gambar 2.9.
𝝁𝜷𝝅 Polythenic
15
 Catu Daya Linier Rangkaian Elektronika

Aturan yang lazim dipergunakan untuk memperkirakan nilai resistansi sentak sebagai pembatas arus
sentak adalah
𝑽𝑷(𝒔𝒆𝒌) − 𝟐𝑽𝑩
𝑹𝒔𝒆𝒏𝒕𝒂𝒌 = (2-12)
𝑰𝑭𝑺𝑴

𝑰𝑭𝑺𝑴 adalah arus sentak maksimum dari sebuah dioda yang nilai dapat dilihat pada lembar data, dan
nilai arus sentak ini senatiasa bergayut terhadap jumlah siklus. Sebagai contoh, berdasarkan data sheet
dioda 1N4001 yakni grafik hubungan jumlah Siklus − 𝑽𝒔 − 𝑰𝑭𝑺𝑴 memperlihatkan kemampuan dioda
menahan arus sentak sebesar 𝟑𝟎 𝐀 untuk 𝟏 siklus, 𝟐𝟒 𝐀 untuk 2 siklus dan seterusnya.

Trafo Step-Down

D
D

1
Rsentak
AC 220 VAC VP(sek)

3
+

D
2
C R

Gambar 2.9 Penyearah jembatan dengan tapis kapasitor dilengkapi

Pembatas arus sentak

Contoh 2.4

Sebuah catu daya linier dirancang seperti pada Gambar 2.10. Untuk melindungi (protection) komponen
akibat arus sentak, maka pada rangkaian ditambahkan resitansi sentak. Hitunglah nilai resistansi sentak
tersebut?.

Trafo Step-Down
1N

Fuse
40
4

D
01
D

0.25 A
Rsentak
AC 220 Vrms 12 VAC
D

+
D
2

4700 µF, 25 V 82 Ω, 5 W
0.5 A

Gambar 2.10 Untuk Contoh 2.4

Penyelesain:
Anggap mula-mula sebelum daya dinyalakan kapasitor dalam keadaan kosong (tanpa muatan). Ketika
daya dinyalakan, kapasitor tampak terhubung singkat, jika hubungan singkat itu berlangsung selama 1-
siklus sinyal masukan, dan berdasarkan data sheet dioda 1N4001 mampu menahan arus sentak sebesar
𝟑𝟎 𝐀 untuk 1-siklus dengan prategangan maju sebesar 𝟐, 𝟑 𝐕. Jadi besar resistansi sentak yang
diperlukan adalah

𝝁𝜷𝝅 Polythenic
16
 Catu Daya Linier Rangkaian Elektronika

𝑽𝑷 − 𝟐𝑽𝑩
𝑹𝒔𝒆𝒏𝒕𝒂𝒌 =
𝑰𝑭𝑺𝑴

𝟏𝟐√𝟐𝑽 − 𝟐(𝟐. 𝟑)𝑽

𝑹𝒔𝒆𝒏𝒕𝒂𝒌 =
𝟑𝟎 𝑨

𝑹𝒔𝒆𝒏𝒕𝒂𝒌 = 𝟎, 𝟒 𝛀

Pilih
𝑹𝒔𝒆𝒏𝒕𝒂𝒌 = 𝟎, 𝟒𝟕 𝛀, 𝟏𝟎 𝐖 (resistor keramik)

Contoh 2.5

Kembali menggunakan gambar (2.10), tentukan:

a) ∆𝑽
b) 𝑽𝒅𝒄
c) 𝑰𝒅𝒄
d) Daya aktual melalui beban 𝑹𝑳

Penyelesain:
Besar tegangan puncak keluaran diberikan
𝑽𝑷 = 𝑽𝒔𝒆𝒌(𝒓𝒎𝒔) √𝟐 − 𝟐𝑽𝑩
𝑽𝑷 = 𝟏𝟐𝑽√𝟐 − 𝟐(𝟎, 𝟕 𝑽)
𝑽𝑷 = 𝟏𝟔, 𝟗𝟕 𝑽 − 𝟏, 𝟒 𝑽
𝑽𝑷 = 𝟏𝟓, 𝟓𝟕 𝑽

Ini berarti dengan kapasitor memiliki tegangan kerja (breakdown voltage) sebesar 𝟐𝟓 𝐕 mampu
menahan tegangan puncak sebesar 𝟏𝟓. 𝟓𝟕 𝐕 yang tentunya kapasitor bekerja dengan keadaan aman
tanpa menimbulkan resiko kerusakan

a) Besar tegangan ripple adalah

𝟓 𝑽𝑷
∆𝑽 =
𝟐𝝅𝑪𝒇𝒐𝒖𝒕 𝑹𝑳

𝟓 (𝟏𝟓, 𝟓𝟕 𝑽)
∆𝑽 =
𝟐𝝅(𝟒𝟕𝟎𝟎𝝁𝑭)(𝟏𝟐𝟎𝑯𝒛)(𝟖𝟐𝛀)

∆𝑽 = 𝟎, 𝟐𝟕 𝑽

b) Dan besar tegangan rata-rata yakni

∆𝑽
𝑽𝑫𝑪 = 𝑽𝑷 −
𝟐
𝟎, 𝟐𝟕 𝑽
𝑽𝑫𝑪 = 𝟏𝟓, 𝟓𝟕 𝑽 −
𝟐
𝑽𝑫𝑪 = 𝟏𝟓, 𝟓𝟕 𝑽 − 𝟎, 𝟏𝟒 𝑽

𝝁𝜷𝝅 Polythenic
17
 Catu Daya Linier Rangkaian Elektronika

𝑽𝑫𝑪 = 𝟏𝟓, 𝟒𝟑 𝑽

c) Sehingga besar arus mengalir melalui beban adalah

𝑽𝑫𝑪
𝑰𝑫𝑪 =
𝑹𝑳
𝟏𝟓, 𝟒𝟑 𝑽
𝑰𝑫𝑪 = = 𝟏𝟖𝟖, 𝟐𝟎 𝒎𝑨
𝟖𝟐 𝛀

d) Untuk menentukan daya aktual (sesungguhnya) mengalir melalui beban 𝑹𝑳 yakin

𝑷𝒂𝒌𝒕𝒖𝒂𝒍 = 𝑰𝒅𝒄 𝟐 𝑹𝑳
𝑷𝒂𝒌𝒕𝒖𝒂𝒍 = (𝟏𝟖𝟖, 𝟐𝟎 𝒎𝑨)(𝟖𝟐𝛀)
𝑷𝒂𝒌𝒕𝒖𝒂𝒍 = 𝟐, 𝟗 𝑾

Oleh karena daya aktual yang mengalir melalui resistor hanya sebesar 𝟐. 𝟗 𝐖, sementara resistor
terpasang memiliki dissipasi daya sebesar 𝟓 𝐖, ini berarti resistor bekerja dalam keadaan aman.

2.7. Catu Daya Ganda (Dual Power Supply)

Ada banyak rangkaian elektronika yang dalam pengoperasiannya membutuhkan catu daya plus/minus
(±𝑽) sebagai contoh, rangkaian penguat (amplifier circuit) yang dibangun mempergunakan kombinasi
penguat diskrit (transistor 𝐍𝐏𝐍 dan 𝐏𝐍𝐏), atau rangkaian penguat yang dibangun mempergunakan
𝐎𝐩.Amp. Untuk membangun catu daya ganda cukup mudah, kita hanya perlu memodifikasi sedikit
rangkaian Gambar 2.2, yakni lazimnya dengan menggantikan transformator 𝐂𝐓 (Centre-Tapped)
terhadap rangkaian tersebut seperti diperlihatkan pada Gambar 2.11, dan Gambar 2.12
memperlihatkan rangkaian ekivalen dari Gambar 2.11. Dalam Gambar 2.11 rangkaian penyearah
jembatannya digantikan dengan menggunakan simbol persegi sebab telah banyak pabrikan mengemas
penyearah jembatan ini dalam sebuah kemasaan (package) yang menyediakan variasi arus maju
maksimum. Kapasitor ceramik 𝟎. 𝟎𝟏 µ𝑭 terkadang ditambahkan pada bagian primer transformator
untuk membuang kilasan (transients/spikes) yang berasal dari pengaruh luar seperti sambaran kilat ke
jaringan transmisi dan memungkinkan transient ini berinterferensi dengan sinyal masukan 𝐀𝐂.

Tranformator Step-Down

Fuse
+ Beban
C +Vdc
Vsek -
Vpri CT Penyearah
AC 220 VAC 0.01 µF
Jembatan
Vsek +
C Beban -Vdc
-

Gambar 2.11 Catu daya ganda

Berkenaan dengan rangkaian Gambar 2.11, persamaan untuk menentukan nilai kapasitansi C tetap
menggunakan persamaan (2.2). Akan tetapi untuk menentukan nilai 𝑽𝑷 bukan menggunakan persamaan
(2.4), untuk menjawabnya perhatikan kembali Gambar 2.12, setiap ¼ siklus positif masukan yang
pertama hanya dioda 𝑫𝟏 maupun 𝑫𝟐 mendapat prategangan maju, demikian pula halnya untuk ¼ siklus

𝝁𝜷𝝅 Polythenic
18
 Catu Daya Linier Rangkaian Elektronika

negatif masukan yang pertama hanya dioda 𝑫𝟑 maupun 𝑫𝟒 mendapat prategangan maju. Sehingga besar
tegangan puncak keluaran keduanya (sama besar) dinyatakan:

Trafo Step-Down
Fuse D1

Vsek
CT
AC 220 VAC 0.01 µF Vpri +
Vsek C1 Beban +Vdc
S-1
D3 -

D4

+
C2 Beban -Vdc
-
D2

Gambar 2.12 Ekivalen dari catu daya Gambar 2.11

±𝑽𝑷 = 𝑽𝒔𝒆𝒌√𝟐 − 𝑽𝑩 (2-13)

Dan besar tegangan rata-rata ±𝑽𝒅𝒄 dinyatakan

∆𝑽
±𝑽𝒅𝒄 = 𝑽𝑷 −
𝟐

Demikan juga untuk besar ±𝑽𝒎𝒊𝒏 adalah

±𝑽𝒎𝒊𝒏 = 𝑽𝑷 − ∆𝑽

Selanjutnya besar arus yang mengalir pada kedua beban, 𝐼𝑑𝑐 dinyatakan
±𝑽𝒅𝒄
±𝑰𝒅𝒄 =
𝑹𝑳

Dan besar tegangan balik puncak yang dapat ditahan oleh dioda berkenaan rangkaian Gambar 2.12
dapat dinyatakan
𝑷𝑰𝑽(Peak Invers Voltage) > 2𝑽𝑷(𝒔𝒆𝒌) − 𝑽𝑩 (2-14)

Contoh 2.6

Mempergunakan rangkaian Gambar 2.11 dengan 𝑽𝒔𝒆𝒌 = 𝟗 𝑽𝒓𝒎𝒔 , beban= 𝟐𝟐𝟎 𝜴, ∆𝑽 = 𝟓% 𝑽𝑷,
Tentukanlah:
a) Nilai kapasitor C dipasang (di set)
b) Besar tegangan rata-rata ±𝑽𝒅𝒄
c) Besar tegangan ±𝑽𝒎𝒊𝒏
d) Arus mengalir melalui beban 𝑰𝒅𝒄

Penyelesain:

𝝁𝜷𝝅 Polythenic
19
 Catu Daya Linier Rangkaian Elektronika

Anggap jatuh tegangan dioda pada penyearah jembatan yang dikemas sebesar 𝟎. 𝟕 𝐕, maka besar
tegangan keluaran puncak adalah
±𝑽𝑷 = 𝑽𝒔𝒆𝒌√𝟐 − 𝑽𝑩
±𝑽𝑷 = 𝟗𝑽√𝟐 − 𝟎, 𝟕𝑽
±𝑽𝑷 = 𝟏𝟐, 𝟕𝟑 𝑽 − 𝟎, 𝟕
±𝑽𝑷 = 𝟏𝟐, 𝟎𝟑 𝑽

Karena diinginkan tegangan riak 𝟓% dari 𝑽𝑷 , jadi

∆𝑽 = 𝟓% 𝑽𝑷
𝟓
∆𝑽 = (𝟏𝟐, 𝟎𝟑 𝑽) = 𝟎, 𝟔 𝑽
𝟏𝟎𝟎

a) Sekarang nilai kapasitasi 𝑪 dipasang adalah

𝟓𝑽𝑷
𝑪=
𝟐𝝅 ∆𝑽 𝒇𝒐𝒖𝒕 𝑹𝑳
𝟓(𝟏𝟐, 𝟎𝟑 𝑽)
𝑪= = 𝟔𝟎𝟒 𝝁𝑭
𝟐𝝅 (𝟎, 𝟔 𝑽)(𝟏𝟐𝟎 𝑯𝒛) (𝟐𝟐𝟎 𝛀)

b) Besar tegangan ±𝑽𝒅𝒄 adalah

∆𝑽
±𝑽𝒅𝒄 = 𝑽𝑷 −
𝟐
𝟎, 𝟔 𝑽
±𝑽𝒅𝒄 = 𝟏𝟐, 𝟎𝟑 𝑽 −
𝟐
±𝑽𝒅𝒄 = 𝑽𝑷 − 𝟎, 𝟑 𝑽
±𝑽𝒅𝒄 = 𝟏𝟏, 𝟕𝟑 𝑽

c) Dan besar ±𝑽𝒎𝒊𝒏 adalah

±𝑽𝒎𝒊𝒏 = 𝑽𝑷 − ∆𝑽
±𝑽𝒎𝒊𝒏 = 𝟏𝟐, 𝟎𝟑 𝑽 − 𝟎, 𝟔 𝑽 = 𝟏𝟏, 𝟒𝟑 𝑽

d) Besar arus yang mengalir melalui beban (resistor) adalah

±𝑽𝒅𝒄
±𝑰𝒅𝒄 =
𝑹𝑳
±𝟏𝟏, 𝟕𝟑 𝑽
±𝑰𝒅𝒄 = = 𝟓𝟑 𝒎𝑨
𝟐𝟐𝟎 𝛀

SOAL-SOAL UNTUK DIKERJAKAN

𝝁𝜷𝝅 Polythenic
20
 Catu Daya Linier Rangkaian Elektronika

2.1 Menggunakan rangkaian Gambar 2.13, tentukanlah:

a) ∆𝑽
b) Persentase (%) ∆𝑽 terhadap 𝑽𝑷
c) 𝑽𝒎𝒊𝒏
d) 𝑽𝒅𝒄
e) 𝑰𝒅𝒄

Trafo Step-Down
Fuse 220 VAC 5 Vrms

D4

D1
1N
40
02
AC

0 0

D3
D2
S-1
2200 μF C RL 470 Ω VDC

Gambar 2.13 Untuk soal 2.1

2.2 Kembali mempergunakan rangkaian Gambar 2.13. Jika dipasang 𝑹𝑳 = 𝟐𝟕 𝛀, tentukanlah:

a) ∆𝑽
b) Persentase (%) ∆𝑽 terhadap 𝑽𝑷
c) 𝑽𝒎𝒊𝒏
d) 𝑽𝒅𝒄
e) 𝑰𝒅𝒄

2.3 Mempergunakan rangkaian Gambar 2.14, tentukanlah:

a) ∆𝑽
b) Persentase (%) ∆𝑽 terhadap 𝑽𝑷
c) Pemilihan 𝑽𝒔𝒆𝒌(𝒓𝒎𝒔)

Trafo Step-Down
Fuse 220 VAC VSek
D4

D1
1N
40
02

AC
1A
0 0
D3
D2

S-1
470 μF RL 5,2 V
1,5 A

Gambar 2.13 Untuk soal 2.3

2.4 Rancanglah catu daya tunggal dengan tapis kapasitor masukan memiliki spesifikasi:
𝑽𝒅𝒄 = 𝟏𝟓 𝑽, 𝑰𝒅𝒄 = 𝟏𝟓𝟎 𝒎𝑨, ∆𝑽 = 𝟕, 𝟑% 𝑽𝑷 . Dioda penyearah digunakan 1N4002 dengan 𝑽𝑩 =
𝟎, 𝟕 𝑽. (Gunakan √𝟐 = 𝟏, 𝟒𝟏𝟒)

2.5 Rancangalah catu daya tunggal dengan tapis kapasitor yang menghasilkan tegangan keluaran rata-
rata 𝑽𝑫𝑪 = 𝟗 𝑽 dan arus mengalir melalui beban minimum 𝟐𝟎𝟎 𝒎𝑨. Trafo menyediakan
𝑽𝑺𝒆𝒌(𝒓𝒎𝒔) = 𝟗 𝑽𝒓𝒎𝒔 . (Gunakan √𝟐 = 𝟏, 𝟒𝟏𝟒)

𝝁𝜷𝝅 Polythenic
21
 Catu Daya Linier Rangkaian Elektronika

2.6 Perhatikan Gambar 2.15, misalkan dioda 𝑫𝟐 dan 𝑫𝟒 dadal (status terbuka). Menurut analisa anda,
bagaimana bentuk gelombang 𝑽𝑶𝑼𝑻 dihasilkan?

Trafo Step-Down
Fuse Vsek

D4

D1
AC 220 VAC

0 0

D3
D2
S-1
C RL VOUT

Gambar 2.15 Untuk soal 2.6

2.7 Kembali ke soal 2.6, misalkan sekarang dioda 𝑫𝟑 dan 𝑫𝟒 dadal (status terbuka). Menurut analisa
anda, bagaimana bentuk gelombang 𝑽𝑶𝑼𝑻 dihasilkan?

2.8 Kembali lagi ke soal 2.6, misalkan sekarang dioda 𝑫𝟏 dan 𝑫𝟐 dadal (status terbuka). Menurut
analisa anda, bagaimana bentuk gelombang 𝑽𝑶𝑼𝑻 dihasilkan?

𝝁𝜷𝝅 Polythenic
22