1
Gambar 1. Struktrur fisik transistor NMOS jenis enhancement
• Cara kerja tanpa tegangan ‘gate’
Tanpa tegangan gate akan ada 2 dioda yang diserikan
secara ‘back-to-back’ antara source dan drain. Kedua
dioda ini akan mencegah adanya arus dari drain ke
source jika vDS dipasang. Resistansi pada jalur antara
drain dan source sangat tinggi (pada orde 1012 Ω).
2
• Pemasangan tegangan vDS yang kecil.
3
Gambar 4. Karakteristik iD – vDS dari MOSFET
5
Gambar 6. Hubungan iD dengan vDS pada transistor NMOS
jenis enhancement yang beroperasi dengan vGS > Vt
vDSsat = vGS - Vt
6
Gambar 7. Kenaikan vDS penyebabkan kanal menyempit
7
Perhatikan gambar dan sebuah ‘strip’ pada gate yang
berjarak x dari source. Kapasitansi strip ini: CoxWdx.
Untuk mendapatkan muatan pada strip ini, kalikan
kapasitansinya dengan tegangan efektif antara gate
dan kanal pada titik x yaitu: [vGS – v(x) – Vt]; v(x)
adalah tegangan pada kanal di titik x.
dx dv( x)
n E ( x) n
dt dx
dq
i
dt
dq dx
dx dt
dv( x)
i nCoxW vGS v( x) Vt 8
dx
Hubungan iD - vDS
ox
Cox
tox
9
Walaupun dievaluasi pada titik tertentu, arus i harus
konstan pada semua titik di sepanjang kanal. i harus
sama dengan arus dari source ke drain dan
berlawan arah dengan arus dari drain ke source (iD)
dv( x)
iD i nCoxW vGS v( x) Vt
dx
iD dx nCoxW vGS v( x) Vt dv( x)
L v DS
i
0
D dx C W v
0
n ox GS v( x) Vt dv( x)
W
iD nCox vGS Vt vDS 12 vDS
L
2
Harga arus pada ujung daerah trioda atau permulaan
daerah jenuh dapat diperoleh dengan menggantikan
vDS=vGS – Vt
W
iD nCox
1
2
vGS Vt 2
L
10
iD k '
n
W
L
vGS Vt vDS 12 vDS
2
(daerah trioda)
W
iD 12 k n' vGS Vt 2 (daerah jenuh)
L
MOSFET kanal-p
MOSFET kanal-p jenis ’enchancement’ (PMOS), dibuat
pada substrate jenis n dengan daerah p+ pada drain dan
source. Cara kerjanya sama dengan NMOS hanya saja
vGS, vDS dan Vt negatif.
11
Complementary MOS atau CMOS
12
Karakteristik arus dan tegangan.
• Lambang rangkaian
13
Gambar 11(a) MOSFET kanal n jenis enhancement
15
iD k '
n
W
L
vGS Vt vDS 12 vDS
2
k n' nCox
W
iD k '
n vGS Vt vDS
L
rDS adalah resistansi linier yang dikendalikan oleh vGS.
Jika vGS = VGS, maka
1
W
v
rDS DS k n' VGS Vt
iD L
(untuk v DS kecil dan v GS VGS )
VOV VGS Vt
W
rDS 1 k n' VOV
L
16
MOSFET bekerja di daerah jenuh jika:
vGS ≥ Vt (induced channel)
vGD ≤ Vt (pinched-off channel)
vDS ≥ vGS – Vt (pinched-off channel)
W 2
iD 12 k n' vDS
L
17
Gambar 12. karakteristik iD - vGS transistor NMOS jenis
enhancement pada keadaan jenuh (Vt = 1 V dan
kn’(W/L) = 1,0 mA/v2
18
Gambar 13. Rangkaian ekivalen model sinyal besar dari
NMOS pada daerah jenuh
19
Gambar 14. Level relatif tegangan terminal transistor
NMOS yang beroperasi pada daerah trioda dan daerah
jenuh.
20
Resistansi keluaran pada keadaan jenuh
L L
ΔL = λ’vDS
W '
1 vDS vGS Vt
2
iD k1
2
'
n
L L
'
L
W
iD 12 k n' vGS Vt 2 1 vDS
L
22
Gambar 15. Efek vDS pada iD pada daerah jenuh
23
Catatan: divais dengan kanal yang lebih pendek lebih
terpengaruh dengan efek ‘channel-length modulation’.
24
‘Channel-length modulation’ menyebabkan adanya
resistansi keluaran (tidak ∞), ro
1
i
ro D
vDS vGS konstan
1
k W '
ro VGS Vt 2
n
2 L
ro I D
1
VA
ro
ID
25
Karakteristik MOSFET kanal p
26
Untuk menginduksi sebuah kanal harus dipasang
tegangan pada gate lebih kecil dari Vt.
vGS ≤ Vt (induced channel)
vSG ≥ |Vt|
iD k p'
W
L
vGS Vt vDS 12 vDS
2
k p' p Cox
W
iD k vGS Vt 2 1 vDS
1
2
'
p
L
27
Agar transistor PMOS bekerja, tegangan gate harus
dibuat lebih rendah dari tegangan source sedikitnya
sebesar |Vt|. Untuk bekerja di daerah trioda, tegangan
drain harus lebih besar dari tegangan gate minimal
sebesar |Vt|, jika tidak, PMOS bekerja di daerah jenuh.
28
Peranan substrate – the body effect
29
Efek dari VSB pada kanal dinyatakan dengan perubahan Vt
Vt Vt 0 2 f VSB 2 f
Vt0 = tegangan ambang untuk VSB = 0
φf = parameter fisik; biasanya 2φf = 0,6 V
γ= parameter proses pembuatan
2qN A S
COX
q= 1,6 x 10-19 C
NA = konsentrasi doping
εS = permitivitas silikon = 11,7 ε0 = 11,7 x 8,854 x 10-12
30
Pengaruh suhu
– Vt dan k’ sensitif terhadap suhu
– Vt turun 2 mV/°C
– iD berkurang dengan naiknya suhu
31
Breakdown oksida gate terjadi bila tegangan melebihi 30V.
• Breakdown ini menyebabkan kerusakan permanen
pada divais
• Penyebabnya adanya akumulasi muatan statik pada
kapasitor gate yang dapat melebihi tegangan
breakdown-nya.
32
Summary
Transistor NMOS:
Simbol
Tegangan overdrive:
vOV = vGS – Vt
vGS =Vt + vOV
•Kondisi:
• vGS ≥ Vt ↔ vOV ≥ 0
• vGD ≥ Vt ↔ VDS ≤ vGS – Vt ↔ vDS ≤ vOV
33
• karakteristik i – v
vDS W
rDS 1 n C OX vGS Vt
iD L
• Kondisi:
• vGS ≥ Vt ↔ vOV ≥ 0
• vGD ≤ Vt ↔ vDS ≥ vGS – Vt ↔ vDS ≥ vOV
• Karakteristik i – v
W
iD 12 nCOX vGS Vt 2 1 vDS
L
34
Model rangkaian ekivalen sinyal besar
1
W 2 V
ro 12 nCOX VGS Vt A
L ID
dimana
W
I D 12 n COX VGS Vt 2
L
Tegangan ambang:
Vt Vt 0 2 f VSB 2 f
35
Parameter proses:
k n' nCOX A V
VA' VA L V m
1 V A V 1
2qN A S COX V 1
2
Konstanta:
36
Transistor PMOS
Simbol:
Tegangan overdrive:
vOV = vGS – Vt
vSG =|Vt| + |vOV|
•Kondisi:
• vGS ≤ Vt ↔ vOV ≤ 0 ↔ vSC ≥ |Vt|
• vGD ≥ |Vt| ↔ VDS ≥ vGS – Vt ↔ vSD ≤ |vOV|
37
Bekerja di daerah jenuh:
• Kondisi:
• vGS ≤ Vt ↔ vOV ≤ 0 ↔ vSG ≥ |Vt|
• vDG ≤ |Vt| ↔ vDS ≥ vGS – Vt ↔ vDS ≥ |vOV|
• Karakteristik i – v
Mempunyai hubungan yang sama seperti pada
transistor NMOS kecuali:
• µn, kn’ dan NA diganti dengan µp, kp’ dan ND
• Vt, Vt0, VA, λ dan γ bernilai negatif
1
W VA
ro 12 p COX VSG Vt 2
L ID
W
I D p COX
1
2
VSG Vt 2
L 38
Contoh soal:
Sebuah MOSFET mempunyai Lmin = 0,4μm, tOX = 8
nm, μn = 450 cm2/Vs dan Vt = 0,7 V.
a. Carilah COX dan k’n.
b. Untuk MOSFET dengan W/L = 8 μm/0,8μm,
hitunglah harga VGS dan VDSmin yang diperlukan agar
transistor bekerja di daerah jenuh dengan arus dc ID
= 100 μA
c. Untuk MOSFET pada (b), carilah harga VGS yang
diperlukan agar MOSFET bekerja sebagai resistor
1000 Ω untuk vDS yang sangat kecil
Jawab:
OX 3,45 10 11 3
a. COX 9
4,32 10 F/m 2
t OX 8 10
4,32 fF/m 2
k n' nCOX 450 (cm 2 / V.s) 4,32 (fF/m 2 )
194 10 -6 (F/V.s)
194 A/V 2
39
Untuk bekerja di daerah jenuh:
W
I D 21 k n' v GS Vt 2
L
8
100 21 194 VGS 0,7 2
0,8
VGS 0,7 0,32 V
VGS 1,02 V
VDS min VGS Vt 0,32 V
W
i D k n' v GS Vt v DS
L
v DS
rDS
iD v DS kecil
W
1 k n' VGS Vt
L
1
1000
194 10 6 10VGS 0,7
VGS 0,7 0,52 V
VGS 1,22 V 40
Rangkaian MOSFET pada DC
Contoh soal
41
Jawab:
VD = 0, 5 V > VG → NMOS bekerja pada daerah jenuh.
W
I D 21 nCOX VGS Vt 2
L
43
Jawab:
VDG = 0 →VD = VG dan FET bekerja di daerah jenuh
W
I D 21 nCOX VGS Vt 2
L
W 2
2 nCOX
1
VOV
L
2I D
VOV
nCOX W L
2 80
0,4 V
200 4 0,8
VGS Vt VOV 0,6 0,4 1 V
VD VG 1 V
VDD VD
R
ID
3 1
25 k
0,080
44
Rancanglah rangkaian pada gambar 22 agar tegangan
drain = 0,1V.
Berapakah resistansi antara drain dan source pada titik
kerja ini ? Vt = 1 V dan kn’(W/L) = 1 mA/V2.
45
Jawab:
VD = VG – 4,9 V dan Vt = 1 V → MOSFET bekerja di
daerah trioda. Jadi arus ID :
W
I D k n'
L
VGS Vt VDS 21 VDS2
I D 1 5 1 0,1 21 0,01
0,395 mA
VDD VD
RD
ID
5 0,1
12,4 k
0,395
V 0,1
rDS DS 253
ID 0,395
46
Analisa rangkaian pada gamabr 23(a) untuk
menentukan tegangan di semua node dan arus di
semua cabang. Diketahui Vt = 1 V dan kn’(W/L) = 1
mA/V2. (asumsikan λ = 0)
47
Gambar 23 (b) Rangkaian dengan analisis terinci
Jawab:
Karena arus gate = 0, tegangan gate:
RG 2
VG VDD
RG 2 RG 1
10
10
10 10
5V
48
VG > 0 → transistor NMOS bekerja.
Asumsikan transistor bekerja di daerah jenuh.
VG = 5 V
VS = ID x RS = ID (mA) x 6 kΩ = 6 ID
VGS = VG – VS = 5 – 6ID
W
I D 21 k n' VGS Vt 2
L
21 1 5 6I D 1
2
18I D2 25I D 8 0
I D1 0,89 mA; I D 2 0,5 mA
I D1 0,89 mA VS 6 0,89 5,34 V
VS VG transistor ' off'
Jadi :
I D 0,5 mA
VS 0,5 6 3 V
VGS 5 3 2 V
VD 10 6 0,5 7 V
49
Rancang rangkaian seperti pada gambar 24 sehingga
transistor bekerja di daerah jenuh dengan ID = 0,5 mA dan
VD = +3 V. Transistor PMOS jenis ‘enchancement’
mempunyai Vt = -1 V dan kp’(W/L) = 1 mA/V2. Asumsikan λ
= 0. Berapa harga terbesar RO agar tetap bekerja di daerah
jenuh?
50
Jawab:
MOSFET bekerja di daerah jenuh:
W
I D 21 k p' VGS Vt 2
L
W 2
21 k p' VOV
L
ID = 0,5 mA dan kp’W/L = 1 mA/V2 maka:
VOV = -1 V
(untuk PMOS Vt negatif)
VGS = Vt + VOV = - 1 – 1 = - 2 V
VS =+5 V → VG = +3 V
VDmax= 3 + 1 = 4 V
RD = 4/0,5 = 8 kΩ
51
Gambar 25. Rangkaian contoh soal
52
Transistor NMOS dan PMOS mempunyai kesesuaian
dengan kn’(W/L) = kp’(W/L) = 1 mA/V2, Vtn = -Vtp = 1 V.
Asumsikan λ = 0 untuk kedua transistor. Carilah arus
drain iDN dan iDP dan vO untuk vI = 0 V, +2,5V dan -2,5V
Jawab:
Gambar (b) menunjukkan bila vI = 0V. Kedua transistor
‘matched’ dan bekerja pada |VGS| = 2,5V → vO = 0V
Jadi QN dan QP bekerja dengan |VGD| = 0 V → bekerja
pada daerah jenuh.
IDN = IDP = ½ x 1 x (2,5 – 1)2 = 1,125 mA
54
Cara kerja Sinyal Besar – Karakteristik Transfer
55
Gambar 26(c) Karakteristik transfer penguat pada titik
kerja Q
56
Penurunan karakteristik transfer secara grafis.
Pada rangkaian CS drain dihubungkan ke catu daya
VDD melalui RD, sehingga diperoleh hubungan iD dan
vDS sebagiai berikut:
v DS VDD R D i D
VDD 1
iD v DS
RD RD
57
vI < Vt → vDS = vGS – Vt → MOSFET memasuki daerah
kerja trioda. Pada kurva ditunjukkan dengan titik B yang
memotong garis beban dengan kurva garis terputus
yang mendefinisikan batas antara daerah jenuh dan
daerah trioda. Ttitk B didefinisikan sebagai:
VOB = VIB – Vt
58
MOSFET Bekerja Sebagai Saklar.
Syarat linier:
vi harus dijaga tetap kecil
59
Faktor penguatan:
dv o
Av
dv i v VIQ i
60
Gambar 27. Dua garis beban dan titik kerjanya.
Titik Q1 terlalu dekat dengan VDD, dan titik Q2 terlalu
dekat dengan batas daerah trioda.
61
Karakteristik transfer secara analisis.
iD 1
2
nCOX W v I Vt 2
L
v O VDD RD i D
W
v O VDD 21 R D nCOX v I Vt
2
L
dv O
Av
dv I v I VIQ
W
Av R D nCOX v I Vt
L
62
Jadi penguatan tegangan sebanding dengan harga RD,
parameter transkonduktansi kn’ = μnCOX, ‘aspect ratio’
dari transistor W/L, dan tegangan ‘overdrive’ pada titik
bias VOV = VIQ – Vt
i D nCOX
W
L
v I Vt v O 21 v O2
v O VDD RD i D
v O VDD R D nCOX
W
L
v I Vt v O 21 v O2
W
v O VDD R D nCOX v I Vt v O
L
63
v O VDD 1 RD nCOX
W
v I Vt
L
rDS 1 nCOX
W
v I Vt
L
rDS
v O VDD
rDS R D
rDS
v O VDD
RD
64
Contoh numerik:
Pada rangkaian pada gambar (a), kn’(W/L) = 1 mA/V2, Vt =
1 V, RD = 18 kΩ dan VDD = 10 V
Jawab:
W
v O VDD 21 R D nCOX v I Vt
2
L
a) Titik X: vI = 0 V; vO = 10 V
b) Titik A: vI = 1 V; vO = 10 V
c) Titik B: vI = VIB = VOB + Vt
= VOB + 1
Masukan vO = VOB pada persamaan di atas
9 VOB2 + VOB – 10 = 0
VO = 1 V
VI = 1 + 1 = 2 V
65
Kemudian beri .bias agar penguat bekerja pada titik
kerja yang benar pada segmen daerah jenuh. Pada
daerah ini vO = 1 – 10 V. Dipilih titik kerja pada VOQ = 4
V. Titik ini memungkinkan simpangan tegangan yang
cukup pada kedua arah dan memberikan penguatan
tegangan yang lebih besar dibandingkan dengan titik
kerja yang terletak di tengah-tengah daerah jenuh (misal
pada VOQ = 5, 5V).
66
Penguatan tegangan pada titik kerja ini:
W
Av R D nCOX v I Vt
L
AV = - 18 x 1 x (1,816 – 1)
= -14,7 V/V
68
Gambar 28 (b). Contoh soal
69
Bias pada rangkaian penguat.
W
I D 21 nCOX VGS Vt 2
L
70
Gambar 29. Penggunaan fixed bias pada jenis divais
yang sama.
71
Bias dengan menetapkan VGS dan menghubungkan
sebuah resistansi pada source
72
Gambar 30(a) menunjukkan salah satu cara
pemberian bias untuk MOSFET diskrit yaitu
dengan memberikan tegangan dc pada gate, VG,
dan sebuah resistansi pada source.
VG = VGS + RSID
73
Contoh implementasi teknik ini:
75
Rangkaian pada gambar 30(e) adalah contoh
pemakaian dua catu daya untuk memberikan bias pada
MOSFET.
Rangkaian ini adalah implementasi dari persamaan di
atas dengan menggantikan VG dengan Vss.
RG membuat ‘ground’ dc pada gate dan memberikan
resistansi masukan yang tinggi yang dapat dihubungkan
ke sumber sinyal yang akan terhubung ke gate melalui
sebuah kapasitor penghubung.
76
Contoh soal:
Rancanglah rangkaian pada gambar 30(c) untuk
mendapatkan arus drain dc ID = 0,5 mA. MOSFET
mempunyai Vt = 1 V dan kn’W/L = 1 mA/V2 (asumsikan
λ = 0). VDD = 15 V. Hitung berapa % perubahan harga ID
jika MOSFET diganti dengan MOSFET yang lain yang
mempunyai kn’W/L yang sama tetapi Vt = 1,5 V.
Jawab:
‘rule of thumb’ untuk merancang rangkaian bias, pilihlah
RD dan RS sehingga tegangan RD, tegangan pada
transistor dan tegangan RS masing-masing adalah ⅓
tegangan VDD. Untuk VDD = 15 V, VD = +10 V dan VS =
+5 V.
Diketahui ID = 0,5 mA, maka:
VDD VD 15 10
RD 10 k
ID 0,5
VS 5
RS 10 k
I D 0,5
I D 21 k n' W L VOV
2
0,5 21 1 VOV
2
VOV 1 V
77
VGS = Vt + VOV = 1 + 1 = 2 V
VS = 5 V → VG = VS + VGS = 5 + 2 = 7 V
78
VD = +10 V → simpangan maksimum sinyal positif +5V
(sampai VDD) dan simpangan maksimum sinyal negatif
-4 V (sampai (VG – Vt)).
79
Bias menggunakan resistor umpan balik drain-ke-gate
L 1
Dengan asumsi λ = 0
82
Arus drain Q1 dicatu oleh VDD melalui resistor R.
Pada transistor Q2, harga VGS sama dengan VGS pada Q1,
L 2
I IREF
W L 2
W L 1
Jadi perbandingan antara arus I dan arus rujukan
sebanding dengan ‘aspect ratio’ dari Q1 dan Q2.
Rangkaian ini dikenal dengan ‘current mirror’
83
Cara kerja dan model sinyal kecil
84
Titik bias DC
Arus bias dc ID diperoleh dengan men-set sinyal vgs = 0
W
I D 12 k n' VGS Vt 2
L
Asumsikan λ = 0
VD = VDS = VDD – RDID
ID 21 k n'
W
VGS v gs Vt 2
L
W
21 k n' VGS Vt 2 k n' W VGS Vt v gs 21 k n' W v gs2
L L L
85
Suku pertama dari persamaan itu adalah arus bias dc,
ID. Suku kedua ada komponen arus yang sebanding
dengan sinyal masukan vgs Suku ketiga sebanding
dengan sinyal masukan kuadrat. Suku ini tidak
diinginkan karena menunjukkan adanya distorsi non
linier.
Untuk mengurangi distorsi non linier, sinyal masukan
harus dijaga tetap kecil, jadi:
W 2 W
1
2
k n' v gs k n' VGS Vt v gs
L L
v gs 2VGS Vt
iD ≈ I D + i d
W
id k n' VGS Vt vgs
L
86
Gambar 35. Cara kerja sinyal kecil dari penguat
MOSFET jenis enhancement
iD
gm
vGS vGS VGS
87
Penguatan tegangan
vD VDD RDiD
vD VDD RD I D id
vD VD RDid
vd RD id g m RD v gs
Pengutan tegangan:
vd
g m RD
v gs
88
Gambar 36. Tegangan total vGS dan vD untuk rangkaian
pada gambar 34
Caranya:
– cari titik kerja dan hitung semua komponen dc.
– lakukan analisis sinyal kecil
90
Model rangkaian ekivalen sinyal kecil.
91
Model rangkaian ekivalen sinyal kecil.
92
VA
ro
ID
VA = 1/λ
Model rangkaian yang lebih akurat terlihat pada gambar
34(b).
vd
g m RD // ro
v gs
Catatan:
gm dan ro tergantung pada titik bias dc dari MOSFET
93
Transkonduktansi gm
g m k n' W L VGS Vt
g m 2k n' W L I D
2I D 2I
gm D
VGS V VOV
94
Contoh soal:
W
g m k n' VGS Vt
L
0,25 4,4 1,5 0,725 mA/V
VA 50
ro 47 k
I D 1,06
96
Gambar 39(b) Model rangkaian pengganti
vo ≈ - gmvgs (RD//RL//ro)
vgs = vi
Av = vo/vi = - gm(RD//RL//ro)
= - 0,725(10//10//47) = -3,3 V/V
i i v i v o RG
vi vo
1
RG vi
vi
1 3,3 4,3v i
RG RG
v i RG
R in 2,33 M
ii 4,3
97
Harga maksimum amplitudo vi agar MOSFET bekerja di
daerah jenuh:
vDS ≥ vGS – Vt
vDSmon = vGSmax – Vt
^ ^
VDS Av v i VGS v i Vt
^ ^
4,4 3,3 v i 4,4 v i 1,5
^
v i 0,34 V
98
Model Rangkaian Ekivalen T
99
Gambar 39(a): rangkaian ekivalen sinyal kecil tanpa ro.
100
Gambar 40(a): jika ada ro di antara drain dan source.
101
Pemodelan ‘Body effect’
103
Ringkasan
Transistor NMOS:
• Transkonduktansi
W W 2I
g m nCox VOV 2 nC ox ID D
L L VOV
• Resistansi keluaran
ro V A I D 1 I D
• Transkonduktansi body
g mb g m gm
2 2f VSB
Transistor PMOS
Semua persamaan untuk NMOS dapat dipakai untuk
PMOS dengan menggunakan |VGS|, |Vt|, |VOV|, |VA|, |VSB|,
|γ|, |λ| dan menggantikan μn dengan μp.
104
Model rangkaian pengganti sinyal kecil tanpa body effect
(|VSB| = 0)
105
Penguat MOSFET Satu Tingkat
Pada bagian ini yang akan dibahas adalah rangkaian
penguat diskrit dari MOSFET dimana source selalu
dihubungkan dengan substrate. Oleh karena itu
pengaruh body effect tidak akan diperhitungkan. Dan
juga dalam beberapa rangkaian ro akan diabaikan.
Struktur Dasar.
Rangkaian:
Definisi:
• Resistansi masukan
vi
Ri
ii
107
• Penguatan tegangan hubung terbuka:
vo
Avo
vi RL
• Penguatan tegangan:
vo
Av
vi
io
Ais
ii RL 0
• Penguatan arus:
io
Ai
ii
io
Gm
vi RL 0
108
• Resistansi keluaran dari penguat
vx
Ro
ix v i 0
• Resistansi keluaran
vx
Rout
ix v sig 0
109
• Penguatan tegangan hubung terbuka menyeluruh
vo
Gvo
v sig RL
Rangkaian pengganti
A.
110
B
111
Persamaan:
vi Rin
v sig Rin Rsig
RL
Av Avo
RL Ro
Avo Gm Ro
Rin RL
Gv Avo
Rin Rsig RL Ro
Rin
Gvo Avo
Rin Rsig
RL
Gv Gvo
R L Ro
112
Contoh soal:
Sebuah penguat transistor dicatu dengan sebuah
sumber sinyal yang mempunyai tegangan hubung
singkat, vsig = 10 mV dan resistansi dalam Rsig = 100
kΩ. Tegangan vi pada masukan penguat dan tegangan
keluaran vo diukur dengan dan tanpa resistansi beban
RL = 10 kΩ terhubung ke keluaran penguat, Hasil ukur
itu sbb:
vi (mV) vo (mV)
Tanpa RL 9 90
Dengan RL 8 70
Jawab:
Untuk RL = ∞
90
Avo 10 V/V
9
90
Gvo 9 V/V
10
113
Ri
Gvo Avo
Ri Rsig
Ri
9 10
Ri 100
Ri 900 k
70
Av 8,75 V/V
8
70
Gv 7 V/V
10
RL
Av Avo
RL Ro
10
8,75 10
10 Ro
Ro 1,43 k
114
RL
Gv Gvo
RL Rout
10
79
10 Rout
Rout 2,86 k
vi Rin
v sig Rin Rsig
8 Rin
10 Rin 100
Rin 400 k
Avo 10
Gm 7 mA/V
Ro 1,43
v o RL v o Rin
Ai
v i Rin v i RL
Rin 400
Ao 8,75 350 A/A
RL 10
115
Dari rangkaian pengganti A:
i osc Avov i Ro
Ri Rout
Rin R 0 Rsig 1 1
R
L
Rsig o
81,8 k
i osc Avo i i Rin R Ro
L 0
i osc
Ais 10 81,8 1,43 572 A/A
ii
116
Penguat Common-Source (CS)
118
Gambar 43(b). Rangkaian ekivalen penguat untuk analisis
sinyal kecil
Analisis:
ig 0
Rin RG
Rin RG
v i v sig v sig
Rin Rsig RG Rsig
RG Rsig
v i v sig
v gs v i
119
v o g mv gs ro // RD // RL
Av g m ro // RD // RL
Rin
Gv Av
Rin Rsig
RG
g m ro // RD // RL
RG Rsig
Rout ro // RD
120
Gambar 43(c) Model sinyal kecil MOSFET yang
diterapkan langsung pada rangkaian yang memakai
simbol MOSFET.
121
Penguat Common-Source dengan Resistansi Source
122
Gambar 44(b): Transistor diganti dengan rangkaian
pengganti model T
Rin = Ri = RG
RG
v i v sig
RG Rsig
123
1
gm vi
v gs v i
1 1 g m RS
RS
gm
Keuntungan menggunakan RS :
• Harga RS dapat digunakan untuk mengendalikan
besaran sinyal vgs dan memastikan bahwa vgs tidak terlalu
besar.
• Memperlebar ‘bandwidth’
124
v o i d RD // RL
g m RD // RL
vi
1 g m RS
g m RD // RL
Av
1 g m RS
g m RD
RL AvO
1 g m RS
RG g m RD // RL
GV
RG Rsig 1 g m RS
125
Penguat Common-Gate
126
Pada penguat Common-Gate (CG) gate dihubungkan ke
ground. Sinyal masukan dipasangkan di source dan
sinyal keluaran diambil dari drain, dan gate merupakan
terminal bersama masukan dan keluaran.
Resistansi masukan:
1
Rin
gm
127
Gambar 45(b) Rangkaian ekivalen sinyal kecil untuk
rangkaian pada gambar 45(a)
1
Rsig
gm
vi v
ii i g mv i
Rin 1 g m
i d i i i g mv i
v o v d i d RD // RL g m RD // RL v i
Av g m RD // RL
Avo g m RD
129
1
Rin gm Av
Gv Av Av
Rin Rsig 1 1 g m Rsig
Rsig
gm
g m RD // RL
Gv
1 g mRsig
Rout Ro RD
130
Gambar 45(c). Penguat common gate dicatu dengan
sinyal masukan
Rsig Rsig
i i i sig i sig
Rsig Rin 1
Rsig
gm
i i i sig
131
Rangkaian mempunyai resistansi masukan yang relatif
kecil, gm, ke sumber arus sinyal masukan, sehingga
menghasilkan peredaman sinyal yang sangat kecil
pada masukan. MOSFET akan menghasilkan kembali
arus ini pada terminal drain pada resistansi keluaran
yang lebih tinggi. Rangkaian berperan sebagai penguat
arus penguatan tunggal (unity-gain current amplifier)
atau current follower. Inilah pemakaian CG yang paling
populer yang dapat dipakai pada rangkaian ‘cascode’.
132
Penguat Common-Drain atau Source-Follower
Rin RG
Rin RG
v i v sig v sig
Rin Rsig RG Rsig
RG Rsig v i v sig
134
RL // ro
vo vi
1
RL // ro
gm
RL // ro
Av
1
RL // ro
gm
ro
Avo
1
ro
gm
RL
AV
1
RL
gm
135
Gambar 46(c) analisis rangkaian yang dilakukan
langsung pada rangkaian source follower
RG RL // ro
Gv
RG Rsig R // r 1
L o
gm
136
Gambar 46(d) Rangkaian untuk menentukan resistansi
keluaran Rout
1
Rout // ro
gm
1
ro 1 g m Rout
gm
137
Walaupun source-follower mempunyai umpan balik
dalam yang besar, Rin tidak tergantung dari RL (Ri = Rin)
dan Rout tidak tergantung dari Rsig (Ro = Rout).
Kesimpulan:
• Source follower mempunyai:
– Resistansi masukan yang sangat besar
– Resistansi keluaran yang relatif kecil
– Penguatan yang mendekati satu
• Dipakai sebagai ‘unity-gain voltage buffer amplifier’
yaitu menghubungkan sumber sinyal tegangan yang
mempunyai besaran yang cukup besar tetapi
mempunyai resistansi dalam yang sangat tinggi ke
resistansi beban yang rendah.
• Dipakai sebagai tingkat keluaran pada penguat
bertingkat yang fungsinya memberikan penguat secara
keseluruhan resistansi keluaran yang rendah sehingga
memungkinkan untuk mencatu arus beban yang besar
tanpa menghilangkan penguatan.
138
Ringkasan dan Perbandingan Karakteristik Penguat
DIskrit MOS Satu Tingkat
Common Source
Rin RG
Av g m ro // RD // RL
Rout ro // RD
RG
Gv g m ro // RD // RL
RG Rsig
139
Common Source dengan Resistansi Source
ro diabaikan:
Rin RG
RD // RL g R // RL
Av m D
1 1 g m RS
RS
gm
Rout RD
RG g m RD // RL
Gv
RG Rsig 1 g m RS
v gs 1
vi 1 g m RS
140
Common Gate
ro diabaikan:
1
Rin
gm
Av g m RD // RL
Rout RD
1
Gv g m RD // RL
1 g m Rsig
141
Common-Drain atau Source Follower
Rin RG
ro // RL
Av
1
ro // RL
gm
1
Rout ro //
gm
RG ro // RL
Gv
RG Rsig r // R 1
o L
gm
142
Kesimpulan:
1. Konfigurasi CS adalah konfigurasi yang
terbaik untuk mendapatkan penguatan yang
besar.
2. Dengan adanya RS pada source, CS
mendapatkan berbagai perbaikan, antara lain
penambahan lebar bidang frekuensi, tetapi
penguatannya akan berkurang
3. Penguat CG mempunyai resistansi masukan
yang kecil, kinerja yang baik sekali pada
frekuensi tinggi dan penguatan tunggal (unity
gain). Banyak dipakai pada penguat ‘cascode’.
4. Pemakaian source follower atau CD adalah
sebagai buffer tegangan yang menghubungkan
sumber dengan resistansi tinggi ke beban yang
mempunyai resistansi rendah dan sebagai
tingkat keluaran dari penguat bertingkat.
143
CMOS Digital Logic Inverter
144
Cara Kerja Rangkaian
146
Gambar 49 Cara kerja inverter CMOS jika vi rendah
(a) Rangkaian dengan vi = 0 V (level logika 0)
(b) Konstruksi grafis untuk menentukan titik kerja
(c) Rangkaian pengganti. 147
Gambar 49 menunjukkan keadaan ketika vi = 0 V.
Karakteristik iD – vDS nya hampir merupakan garis lurus
horizontal dengan level arus hampir nol. Kurva beban
adalah karakteristik iD – vSD dari divais kanal –p dengan
vSGP = VDD. Terlihat pada gambar, pada itik kerja
tegangan keluaran hampir sama dengan VDD ( 10 mV
lebih rendah dari VDD) dan arus yang melalui kedua
divais juga hampir nol. Ini berarti disipasi daya pada
rangkaian kecil sekali (< 1 μW)
Di sini QP menyediakan jalur beresistansi rendah antara
terminal keluaran dan catu dc VDD. Besarnya resistansi
tersebut adalah
W
rDSP 1 k p' VDD Vtp
L p
149
The Voltage Transfer Characteristic
Untuk QN
W
i DN k n' v I Vtn v O 21 v O2 untuk v O v I Vtn
L n
W
i DN 21 k n' v I Vtn
2
untuk v O v I Vtn
L n
Untuk QP
W
i DP k p' VDD v I Vtp VDD v O 21 VDD v O
L p
2
untuk v O v I Vtp
W
i DP 21 k p' VDD v I Vtp 2
untuk v O v I Vtp
L p
150
Catatan: μp = 0,3 – 0,5 μn, jadi untuk membuat k’(W/L)
kedua divais sama, maka lebar divais kanal –p dibuat
dua atau tiga kali lebar divais kanal –n.
Wp n
Wn p
151
Gambar 50. Voltage Transfer Characteristic dari
Inverter CMOS
152
Selain VOL dan VOH, ada dua titik lagi pada kurva yang
menentukan ‘noise margin’ dari inverter, yaitu, VIL dan
VIH. Kedua titik ini didefinisikan sebagai titik di mana
penguatan sama dengan satu.
153
Noise margin dapat ditentukan sebagai berikut:
154
Operasi dinamik
155
(c) Trayektori dari titik kerja bila input menuju level tinggi
dan kapasitor dikosongkan (discharge) melalui QN
(d) Rangkaian ekivalen selama kapasitor dikosongkan.
156
Gambar 51(c) menunjukkan trayektori titik kerja pada
saat pulsa masukan naik dari VOL= 0 V ke VOH = VDD pada
waktu t = 0.
Pada saat t = 0-, tegangan keluaran sama dengan VDD
dan kapasitor terisi (charged) sampai tegangan VDD.
Pada t = 0, vI naik menuju VDD → QP ‘off’. Dari sini
rangkaian ekivalen seperti pada gambar 50(d) dengan
harga awal vO = VDD. Jadi titik kerja pada t = 0+ adalah
titik E, dimana QN pada keadaan jenuh dan mengalirkan
arus yang besar. Ketika C dikosongkan, arus pada QN
tetap konstan sampai vO = VDD – Vt (titik F).
Sebutkan bagian selang pengosongan ini tPHL1:
C VDD VDD Vt
tPHL1
1 ' W
VDD Vt
2
2 n
k
L n
CVt
1 ' W
k
2 n VDD Vt 2
L n
W
i DN k n' v I Vtn v O 21 v O2
L n
157
Bagian selang pengosongan ini dapat dinyatakan sebagai:
i DN dt Cdv O
W
k n'
L n dt 1 dv O
C VDD Vt 1
v O2 v O
2VDD Vt
W
k n'
L n t 1 v O VDD 2 dv O
C
PHL 2
VDD Vt
v O VDD Vt 1
vO2 v O
2VDD Vt
Gunakan
dx 1
ax 2 x ax
ln 1
158
Jadi:
C 3VDD 4Vt
tPHL2 ln
k n' W L n VDD Vt VDD
2C Vt 3VDD 4Vt
t PHL 1
ln
k n' W L n VDD Vt VDD Vt
2
VDD
159
Untuk mendapatkan waktu tunda propagasi yang rendah,
yang berarti kecepatan operasi yang lebih tinggi:
-C harus minimum
-Gunakan parameter transkonduktansi proses k’ yang
lebih tinggi
-Perbandingan W/L dari transistor harus lebih besar
-VDD harus lebih tinggi.
160
Pada saat inverter CMOS berpindah posisi, arus mengalir
melalui hubungan seri QN dan QP. Gambar 52
menunjukkan arus sebagai fungsi dari tegangan vI.
Arus mencapai puncaknya pada tegangan ambang
perpindahan (switching threshold), Vth = vI = vO = VDD/2.
Arus ini menyebabkan disipasi daya dinamik dalam
inverter CMOS. Tetapi, komponen yang lebih penting dari
disipasi daya dinamik adalah dari arus yang mengalir
pada QN dan QP pada saat inverter diberi beban sebuah
kapasitor C.
162
DP = PDtp [joule]
163
Ringkasan karakteristik penting dari sebuah inverter
logika CMOS
W
rDSN 1 k n' VDD Vtn
L n
• Ketika vO tinggi
W
rDSP 1 k p' VDD Vtp
L p
Vth
r VDD Vtp Vtn
1 r
k p' W L p
r
k n' W L n
164
Arus perpindahan dan daya disipasi
2
W V
I peak 21 k DD Vtn
'
n
L n 2
PD fCVDD
2
Noise margin
W W
Untuk divais yang ‘matched’, yaitu n p
L n L p
Vth VDD 2
VIL 3VDD 2Vt
1
8
165
MOSFET Jenis ‘Depletion’
166
MOSFET Jenis Depletion’
167
MOSFET jenis ‘depletion’ dapat bekerja dalam mode
‘enchancement’ dengan memasangkan tegangan vGS
positif dan dalam mode ‘depletion’ dengan
memasangkan vGS negatif. Karakteristik iD – vDS nya mirip
dengan karakteristik iD – vDS hanya kanal –n jenis
‘depletion’ mempunyai Vt negatif.
168
Gambar 54(b) karakteristik iD – vDS
169
Gambar 54(c) iD – vDS pada keadaan jenuh baik dalam
mode kerja ‘depletion’ dan ‘enchancement’.
170
Gambar 54(c) menunjukkan karakteristik iD – vDS pada
keadaan jenuh baik dalam mode kerja ‘depletion’ dan
‘enchancement’.
171
Gambar 55 Level tegangan relatif pada terminal
transistor NMOS jenis depletion
172
Gambar 56. Sketsa karakteristik iD – vDS untuk transistor
MOSFET jenis depletion dan enhancement
173