Tanpa tegangan gate akan ada 2 dioda yang diserikan secara back-to-back antara source dan drain.
Kedua dioda ini akan mencegah adanya arus dari drain ke source jika vDS dipasang. Resistansi pada
jalur antara drain dan source sangat tinggi (pada orde 1012 ).
Gambar 2. Transistor NMOS jenis enhancement dengan tegangan positif pada gate
Untuk vGS Vt, resistansinya tidak terhingga, dan harganya menurun jika vGS melebihi Vt.
Jadi, agar MOSFET terkonduksi harus ada kanal induksi. Dengan bertambahnya vGS melebihi Vt
meningkatkan kemampuan kanal, oleh karena itu MOSFET jenis ini disebut MOSFET enchancement-
type.
Arus yang meninggalkan source (is) sama dengan arus yang memasuki drain (iD), jadi arus gate iG = 0
Gambar 8. Penurunan karakterisitk iD vDS pada transistor NMOS
ox
Cox
tox
Perhatikan gambar dan sebuah strip pada gate yang berjarak x dari source. Kapasitansi strip ini:
CoxWdx. Untuk mendapatkan muatan pada strip ini, kalikan kapasitansinya dengan tegangan efektif
antara gate dan kanal pada titik x yaitu: [vGS v(x) Vt]; v(x) adalah tegangan pada kanal di titik x.
Tegangan vDS menghasilkan medan listrik sepanjang kanal. Medan listrik pada titik x:
dv( x)
E ( x)
dx
Medan listrik E(x) menyebabkan muatan elektron dq bergerak ke arah drain dengan kecepatan:
dx dv( x)
n E ( x) n
dt dx
dq
i
dt
dq dx
dx dt
i nCoxW vGS v( x) Vt
dv( x)
dx
Tegangan threshold inverter ditentukan sebagai Vth = Vin = Vout. Karena inverter CMOS memberikan
noise margin yang besar dan mempunyai bentuk transisi VTC yang curam, tegangan threshold
merupakan suatu parameter karakteristik DC yang penting untuk menunjukkan kehandalan dari
inverter. Untuk Vin = Vout kedua transistor beroperasi dalam daerah saturasi. Dengan KCL dapat
ditulis persamaan arus