MOS Field-Effect

Transistors (MOSFETs)

1
Struktur dan Cara Kerja
Devais MOSFET

2
Struktur Fisik
• Tampak perspektif
• Potongan melintang

• Nilai Tipikal Teknologi Saat

L 0,03-1um, W 0,1-100um, tox
1-10nm

3
Tegangan Gate Nol
• Tegangan gate nol drain-source
membentuk dioda back-to-back
• Arus drain-source sangat kecil (nol)

4
Pembentukan Kanal
• Saat gate mendapat tegangan positif,
elektron terkumpul di bawah
elektroda gate
• Bila tegangan melampaui Vt
terbentuk kanal dari drain ke source
akibat inversi pembawa muatan
• Devais dengan kanal terbentuk n
disebut MOSFET kanal n
• Tegangan efektif atau overdrive gate

vOV  vGS  Vt
• Muatan dalam kanal
 ox
Q  Cox WL vOV Cox 
tox
5
MOSFET dengan vDS kecil
• Arus kecil mengalir dari drain ke
source (elektron dari source ke
drain) akibat drift
• Muatan per satuan panjang kanal
Q
 CoxWvOV
satuan panjang kanal
• Medan listik sepanjang kanal

vDS
E 
L
• Laju drift elektron • Arus drain
vDS W W
laju drift elektron   n E   n iD   nCox vOV vDS   nCox vGS  Vt vDS
L L L
6
MOSFET dengan vDS kecil
• Plot arus tegangan
• Arus drain

W
iD   n Cox vGS  Vt vDS
L
• Transkonduktansi gDS

W W
g DS   nCox vOV   n Cox vGS  Vt 
L L
• Penentu arus
Parameter transkondutansi proses
dan Aspect Ratio
k n   n Cox
' W
Parameter transkonduktansi MOSFET
L Perilaku mendekati sifat linier
resitansi

W W 1 1 1
k n  k n'   n Cox rDS   
L L g DS  C W v W
 nCox vGS  Vt 
n ox OV 7
L L
Saat vDS diperbesar
• Tegangan pada ujung kanal
source
vGS  Vt  VOV
• Tegangan pada ujung kanal drain

vGD  vGS  vDS  Vt  VOV  vDS

• Kedalaman kanal tidak sama
pada source dan drain dankanal
yang terbentuk ‘tapered’. Source
lebih dalam karena overdrive
voltage lebih besar

8
Perubahan Kanal oleh VDS

9
Kurva iD vs vDS untuk VGS > Vt

10
Operasi VDS besar (>=VOV)

11
Struktur Devais PMOS
• Tanpa tegangan • Dengan tegangan VSB

12
Penampang CMOS

13
Lay Out CMOS
Potongan
melintang

Layout

14
Penurunan Persamaan Arus -
Tegangan

15
Equipotential pada arah y (melebar) Kapasitansi gate-channel
(dielektrik SiO2) per
satuan area (1)
 ox
Cox 
tox

(2)

Muatan tersimpan dalam

Kapasitor (3)
Q  CV

Muatan tersimpan dalam

“potongan” equipotensial
(4)
Figure 4.8 Derivation of the iD–vDS characteristic of the NMOS transistor. dq  Cox W dx vGS  v( x)  Vt 

Microelectronic Circuits - Fifth Edition Sedra/Smith 16

 Muatan pada celah potongan dq  Cox W dx vGS  v( x)  Vt  sehingga

dq
 Cox W vGS  v( x)  Vt 
dx

Medan listrik pada

“potongan”
dvx 
E x   
dx
Laju elektron (drift)
Karena medan listrik
dx dv x 
   n E x     n
dt dx
Arus drift pada celah “potongan”
dq dq dx
i 
dt dx dt
dv x 
Figure 4.8 Derivation of the iD–vDS characteristic of the NMOS transistor. i    n Cox W vGS  v( x)  Vt 
dx
Microelectronic Circuits - Fifth Edition Sedra/Smith 17
 Arus drain yang disebabkan arus drift pada celah “potongan”
dv x 
iD  i   n Cox W vGS  v( x)  Vt 
dx
dapat disusun menjadi

iD dx  n Cox W vGS  v( x)  Vt dvx 

Integrasi dengan batas source

dan drain atau x antar 0 dan L
dan tegangan 0 dan vDS
L v DS

 iD dx   n Cox W vGS  v( x)  Vt dvx 

0 0

memberikan
W 1 2 
iD   n Cox  v  V v  vDS 
L 
GS t DS
2 
1
Untuk saturasi vDsat  vGS  Vt arus drain menjadi iD  n Cox W vGS  Vt 2
2 L

Microelectronic Circuits - Fifth Edition Sedra/Smith 18

 1
iD  n Cox W vGS  Vt 2
2 L
1 W
iD  k n' vGS  Vt 2
2 L

W 1 2 
iD   n Cox  v  V v  vDS 
L  definisi konstanta
GS t DS
2 
W 1 2  k n'   n Cox
iD  kn' v  V v  vDS 
L 
GS t DS
2 
Microelectronic Circuits - Fifth Edition Sedra/Smith 19
Karakteristik Arus Tegangan
Potongan Melintang CMOS
Simbol MOSFET
• Simbol Kanal n enhancement • Source terhubung singkat dengan Body
Karakteristik iD - vDS
• Daerah kerja: cut-off, trida, saturasi
Persamaan Arus
Batas Saturasi dan Trioda
Kurva iD vs VDS
Karakteristik iD vs vGS

1 'W
k n vGS  Vt 
2
iD 
2 L

1 'W 2
iD  k n vOV
2 L
Model Sinyal Besar
• Perhatian: Gambar di buku teks salah!
• Dalam keadaan saturasi
Efek vDS pada Panjang Kanal
• Penurunan panjang kanal efektif akibat vDS

1 'W
k n vGS  Vt 
2
iD 
2 L

1 ' W
iD  kn vGS  Vt 2
2 L  L

1 'W
k n 1  L / L vGS  Vt 
2
L / L  1 iD 
2 L

L 1 'W
 vDS iD  k n 1  vDS vGS  Vt 
2
L 2 L
Efek vDS pada iD Saturasi
• Kurva iD vs vDS dan resistansi output
1 'W
1 k n VGS  Vt 
2
VA  ID 
 2 L
1
 i 
ro   D 
 vDS  vGS tetap
1
1 W 
ro   k n'  VGS  Vt 2 
2 L 
1 V
ro  ro  A
 ID ID
Model Sinyal Besar dengan ro

VA
ro 
ID
1 'W
k n VGS  Vt 
2
ID 
2 L
Simbol MOSFET
• Kanal p enhancement
Karakteristik iD - vDS
Persamaan Arus
Batas Saturasi dan Trioda
Latihan 5.7
• PMOSFET berikut memiliki Vtp=-1V,
kp’=60uA/V2, dan W/L=10
• Tentukan VG agar konduksi
• VD dalam besaran VG agar trioda
• VD dalam besaran VG agar saturasi
• Tentukan |VOV| dan VG untuk arus 75uA
(asumsi =0)
• Bila l=-0,02V-1, tentukan ro pada
keadaan |VOV| di atas
• Bila l=-0,02V-1, tentukan ID pada VD +3V
dan VD 0V.
Latihan 5.7
• Konduksi VG  VS  Vtp  5  1  4V

• Trioda VD  VG  Vtp  VG  1

• Saturasi VD  VG  Vtp  VG  1

• Arus 75uA
1 ' W 2
ID  k p VOV
2 L

1
 60   10 VOV  75
2
ID 
2
VOV  0,5V VG  VS  Vtp  VOV  5  1  0,5  3,5V
Latihan 5.7
• Arus ID pada VD +3V
• Resistansi output
1 1 ' W
k p VOV 1  VDS 
2
ro  ID 
 ID 2 L
1 I D  75  1   0,02  3  5  78A
ro   0,67 M
0,02  75
• Arus ID pada VD 0V
I D  75  1   0,02 0  5  85A
Rangkaian MOSFET DC
Contoh 5.3
• Tentukan RD dan RS agar ID 0,4mA dan VD
0,5V. Transistor memiliki Vt 0,7V, unCox
100uA/V2, L 1um, W 32um dan  dapat
diabaikan
Contoh 5.3
• Dari ID 0,4mA dan VD 0,5V
VDD  VD 2,5  0,5
RD    5k
ID 0,4m

• FET saturasi karena VDS > VGS-Vt

1 W
ID   n Cox VOV 2
2 L
1 32
100   VOV  400 
2
ID 
2 1
VOV  0,5V VGS  Vt  VOV  0,7  0,5  1,2V

VS  VG  VGS  0  1,2  1,2V

Contoh 5.3
• Dari ID 0,4mA dan VS -1,2V

VS  VSS  1,2   2,5

RS    3,25k
ID 0,4m
Contoh 5.4
• Turunkan hubungan i-v rangkaian
berikut

• Transistor saturasi karena VD=VG

1 'W
k n vGS  Vt 
2
iD 
2 L

1 'W
k n v  Vtn 
2
i
2 L

i  k n v  Vtn 
2
Latihan 5.9
• Tentukan R sehingga VD 0,8V. MOSFET
memiliki Vtn 0,5V, unCox=0,4mA/V2,
W/L=0,72um/0.18um, dan =0
• Pada MOSFET
1 'W
k n v  Vtn 
2
i
2 L
1 0,72
 0,8  0,5  0,072mA
2
i   0,4m 
2 0,18
• Pada resistor
VDD  VD
R
iD
1,8  0,8
R  13,9k
72
Latihan 5.10
• Gunakan hasil latihan 5.9, tentukan R2
sehingga Q2 pada batas saturasi

• Tegangan batas saturasi

• Arus pada Q1 dan QV2DSkarena

 VGS tegangan
Vt  0,8  0V
,5GS 0,3V
dama dan =0.

VDD  VD 1,8  0,3

R   20,8k
iD 72
Contoh 5.5
• Tentukan RD bila kn’W/L 1mA/V2 dan Vtn 1V.
Berapakan resistansi efektif antar drain
dan source
• Transistor pada mode trioda karena

V V V
• Tegangan VDSGS = 5V
GS
sehingga
t
arus

W 1 2   1 2
I D  k n'  VGS  Vt VDS  VDS   1m   5  1 0,1   0,1  I D  0,395mA
L 2   2 

VDD  VD 5  0,1
RD    12,4k
iD 0,395m
• Resistansi drain-source
VDS 0,1
rDS    253k
I D 0,395m
Contoh 5.6
• Tentukan arus dan tegangan rangkaian
bila kn’W/L 1mA/V2 dan Vtn 1V,
abaikan .
Contoh 5.6
• Ikuti no 1-6
• Tegangan VGS 4
2

VGS  VG  VS  5  6 I D
• Asumsi saturasi, arus 6
1
3
1 'W 5
k n VGS  Vtn 
2
ID 
2 L
1
I D   1 5  6 I D  1
2
4
2
18 I D2  25I D  8  0
• Untuk
tidak
I D1 mungkin
 0,89mAkarena I D 2 cut-off
 0,5mA

I D1  0,89mA VGS  VG  VS  5  6 I D  5  6  0,89  0,34V

Contoh 5.6
• Untuk I D 2  0,5mA

VS  6  0,5  3V

VGS  5  3  2V

VD  10  6  0,5  7V
VDS > VGS-Vt asumsi benar
Contoh 5.7
• Rancang agar transistor saturasi dengan arus
0,5mA dan VD 3V bila kp’W/L 1mA/V2 dan Vtn
1V,  dapat abaikan.
Contoh 5.7
• Saturasi

1 ' W 2
ID  k p VOV
2 L
1 2
0,5m   1m  VOV
2
VOV  1V

VSG  Vtp  VOV  1  1  2V

VG  5  VSG  5  2  3V

RG 2
VG  5
• Dari nilai DC RG1  RG 2 • Untuk nilai RD
pilih RG 2  2 M VD 3
RD    6k
RG 2  3M I D 0,5m
Contoh 5.7
• Batas saturasi

VSD  VSG  Vtp  2  1  1V

atau

VD  5  VSG  5  1  4V

• Batas resistansi RD 4V

VD 4
RD    8k
I D 0,5m 0,5mA
Contoh 5.8
• NMOS dan PMOS berikut matched dengan
kn’W/L=kp’W/L 1mA/V2 dan Vtn=-Vtp=1V.
Anggap =0, carilah arus drain iDN dan iDP dan
tegangan vO untuk vI 0. +2.5, dan -2,5V
Contoh 5.8
• Saat vI = 0V dengan transistor
matched iDN = iDP sehingga vO = 0V

1 ' W 2
I DN  I DP  k p VOV
2 L
1
I DN  I DP   1m  2,5  1  1,125mA
2

2
Contoh 5.8
• Saat vI = +2,5V dengan transistor
PMOS cut-off
• Transistor NMOS akan selalu
mendapat VD negatif.

W 1 2
I DN  k n'  VGS  Vtn VDS  VDS 
L 2 
vO  1 2
  1m 5  1vO  2,5  vO  2,5 
10k  2 
vO1  2,45V vO 2  5,65V
 O  4vO  2,5  vO2  5vO  6,25
v 1
10 2
Jadi vO=-2,45V
vO2  3,2vO  13,75  0 (vO2 tidak memenuhi anggapan trioda)
Contoh 5.8
• Saat vI = -2,5V dengan transistor
NMOS cut-off
• Transistor PMOS akan selalu
mendapat VD positif.

• Cara sama dengan sebelumnya

dengan polatritas terbalik