Elektronika EL2005 UTS 2 ITB

MOS Field-Effect
Transistors (MOSFETs)
1
Struktur dan Cara Kerja
Devais MOSFET
©2012 Mervin T Hutabarat

Struktur Fisik
 Tampak perspektif  Potongan melintang
 Nilai Tipikal Teknologi Saat

L 0,03-1um, W 0,1-100um,
tox 1-10nm
3
Tegangan Gate Nol
 Tegangan gate nol
drain-source
membentuk dioda back-
to-back
 Arus drain-source
sangat kecil (nol)
4
Pembentukan Kanal
 Saat gate mendapat tegangan
positif, elektron terkumpul di
bawah elektroda gate
 Bila tegangan melampaui Vt
terbentuk kanal dari drain ke
source akibat inversi pembawa
muatan
 Devais dengan kanal terbentuk n
disebut MOSFET kanal n
 Tegangan efektif atau overdrive
gate
vOV  vGS  Vt
 ox
 Muatan dalam kanal Q  Cox WLvOV Cox 
tox 5
MOSFET dengan vDS kecil
 Arus kecil mengalir dari drain
ke source (elektron dari source
ke drain) akibat drift
 Muatan per satuan panjang
kanal
Q
 CoxWvOV
satuan panjang kanal
 Medan listik sepanjang kanal
vDS
E 
L
 Laju drift elektron  Arus drain
vOV vDS  nCox vGS  Vt vDS
vDS W W
laju drift elektron  n E  n iD  nCox
L L L 6
MOSFET dengan vDS kecil
 Arus drain  Plot arus tegangan
iD  nCox
W
vGS  Vt vDS
L
 Transkonduktansi gDS
vOV  nCox vGS  Vt 
W W
g DS  nCox
L L
 Penentu arus
Parameter transkondutansi proses
W
kn'  nCox dan Aspect Ratio
L
Perilaku mendekati sifat linier
Parameter transkonduktansi MOSFET resitansi
1 1 1
kn  kn'
W
 nCox
W rDS   
L L g DS  C W v
n ox OV  C
n ox
W
vGS  Vt 
7
L L
Saat vDS diperbesar
 Tegangan pada ujung kanal
source
vGS  Vt  VOV
 Tegangan pada ujung kanal
drain
vGD  vGS  vDS  Vt  VOV  vDS
 Kedalaman kanal tidak sama

pada source dan drain
dankanal yang terbentuk
tapered . Source lebih dalam
karena overdrive voltage lebih
besar
8
Perubahan Kanal oleh VDS
9
Kurva iD vs vDS untuk VGS > Vt
10
Operasi VDS besar (>=VOV)
11
Struktur Devais PMOS
 Tanpa tegangan  Dengan tegangan VSB
12
Penampang CMOS
13
Lay Out CMOS
Potongan
melintang
Layout
14
Penurunan Persamaan Arus -
Tegangan
15

Equipotential pada arah y (melebar) Kapasitansi gate-channel
(dielektrik SiO2) per
satuan area (1)
 ox
Cox 
tox
(2)
Muatan tersimpan dalam

Kapasitor (3)
Q  CV
Muatan tersimpan dalam

“potongan” equipotensial
(4)
Figure 4.8 Derivation of the iD–vDS characteristic of the NMOS transistor. dq  Cox W dx vGS  v( x)  Vt 
16
Microelectronic Circuits - Fifth Edition Sedra/Smith
Muatan pada celah potongan dq  Cox W dx vGS  v( x)  Vt  sehingga
 Cox W vGS  v( x)  Vt 
dq
dx
Medan listrik pada

“potongan”
dvx 
E x   
dx
Laju elektron (drift)

Karena medan listrik
dvx 
  n E  x    n
dx
dt dx
Arus drift pada celah “potongan”
dq dq dx
i 
dt dx dt
dvx 
Figure 4.8 Derivation of the iD–vDS characteristic of the NMOS transistor. i  n Cox W vGS  v( x)  Vt 
dx
Microelectronic Circuits - Fifth Edition Sedra/Smith 17
Arus drain yang disebabkan arus drift pada celah “potongan”
dvx 
iD  i  n Cox W vGS  v( x)  Vt 
dx
dapat disusun menjadi
iD dx  n Cox W vGS  v( x)  Vt dvx 
Integrasi dengan batas source

dan drain atau x antar 0 dan L
dan tegangan 0 dan vDS
L v DS
 iD dx   n Cox W vGS  v( x)  Vt dvx 

0 0
memberikan
W 1 2 
iD  n Cox  vGS  Vt vDS  vDS 
L 2 
Untuk saturasi vDsat  vGS  Vt arus drain menjadi iD 

1
n Cox W vGS  Vt 2
2 L
18
iD 
1
n Cox W vGS  Vt 2
2 L
1 W
iD  kn' vGS  Vt 2
2 L
W 1 2 
iD  n Cox   v GS  Vt v DS  vDS  definisi konstanta
L 2 
W 1 2  kn'  n Cox
iD  kn' v  V v  vDS 
L 
GS t DS
2 
19
Karakteristik Arus Tegangan
Potongan Melintang CMOS
Simbol MOSFET
Simbol Kanal n enhancement Source terhubung singkat
dengan Body
Karakteristik iD - vDS
Daerah kerja: cut-off, trida, saturasi

Persamaan Arus
Batas Saturasi dan Trioda
Kurva iD vs VDS
Karakteristik iD vs vGS
1 'W
k n (vGS − Vt )
2
iD =
2 L
1 'W 2
iD = k n vOV
2 L
Model Sinyal Besar
Perhatian: Gambar di buku teks salah!
Dalam keadaan saturasi
Efek vDS pada Panjang Kanal
Penurunan panjang kanal efektif akibat vDS
1 'W
k n (vGS − Vt )
2
iD =
2 L
1 ' W
iD = kn (vGS − Vt )2
2 L − ∆L
1 'W
k n (1 + ∆L / L )(vGS − Vt )
2
∆L / L << 1 iD ≅
2 L
∆L 1 'W
= λvDS iD ≅ k n (1 + λvDS )(vGS − Vt )
2
L 2 L
Efek vDS pada iD Saturasi
Kurva iD vs vDS dan resistansi output
1 'W
1 k n (VGS − Vt )
2
VA = ID =
λ 2 L
−1
 ∂i 
ro ≡  D 
 ∂vDS  vGS tetap
−1
1 W 
ro =  k n' λ (VGS − Vt )2 
2 L 
1 V
ro = ro = A
λ ID ID
Model Sinyal Besar dengan ro
VA
ro =
ID
1 'W
k n (VGS − Vt )
2
ID =
2 L
Simbol MOSFET
Kanal p enhancement
Karakteristik iD - vDS
Persamaan Arus
Batas Saturasi dan Trioda
Latihan 5.7
PMOSFET berikut memiliki Vtp=-1V,
kp’=60uA/V2, dan W/L=10
Tentukan VG agar konduksi
VD dalam besaran VG agar trioda
VD dalam besaran VG agar saturasi
Tentukan |VOV| dan VG untuk arus
75uA (asumsi λ=0)
Bila l=-0,02V-1, tentukan ro pada
keadaan |VOV| di atas
Bila l=-0,02V-1, tentukan ID pada VD
+3V dan VD 0V.
Latihan 5.7
Konduksi VG ≤ VS + Vtp = 5 − 1 = +4V
VD ≥ VG − Vtp = VG + 1
Trioda
Saturasi VD ≤ VG − Vtp = VG + 1
Arus 75uA
1 ' W 2
ID = k p VOV
2 L
1 2
ID = × 60 µ ×10 ×VOV = 75µ
2
VOV = 0,5V VG = VS − Vtp − VOV = 5 − 1 − 0,5 = 3,5V
Latihan 5.7
Resistansi output Arus ID pada VD +3V
1 1 ' W
k p VOV (1 + λVDS )
2
ro = ID =
λ ID 2 L
1 I D = 75µ × (1 + (− 0,02 )× (3 − 5)) = 78µA
ro = = 0,67 MΩ
0,02 × 75 µ
Arus ID pada VD 0V
I D = 75µ × (1 + (− 0,02 )× (0 − 5)) = 85µA
Rangkaian MOSFET DC
Contoh 5.3
 Tentukan RD dan RS agar ID 0,4mA
dan VD 0,5V. Transistor memiliki Vt
0,7V, unCox 100uA/V2, L 1um, W
32um dan l dapat diabaikan
Contoh 5.3
 Dari ID 0,4mA dan VD 0,5V
VDD  VD 2,5  0,5
RD    5k
ID 0,4m
 FET saturasi karena VDS > VGS-Vt

1 W
ID  nCox VOV 2
2 L
1 32
I D  100  VOV  400
2
2 1
VOV  0,5V VGS  Vt  VOV  0,7  0,5  1,2V
VS  VG  VGS  0  1,2  1,2V

Contoh 5.3
 Dari ID 0,4mA dan VS -1,2V
VS  VSS  1,2   2,5

RS    3,25k
ID 0,4m
Contoh 5.4
 Turunkan hubungan i-v rangkaian
berikut
 Transistor saturasi karena VD=VG
kn vGS  Vt 
1 'W
iD 
2
2 L
kn v  Vtn 
1 'W
i
2
2 L
i  kn v  Vtn 
2
Latihan 5.9
 Tentukan R sehingga VD 0,8V. MOSFET
memiliki Vtn 0,5V, unCox=0,4mA/V2,
W/L=0,72um/0.18um, dan l=0
 Pada MOSFET
kn v  Vtn 
1 'W
i
2
2 L
 0,8  0,5  0,072mA
1 0,72
i   0,4m 
2
2 0,18
 Pada resistor
VDD  VD
R
iD
1,8  0,8
R  13,9k
72
Latihan 5.10
 Gunakan hasil latihan 5.9,
tentukan R2 sehingga Q2
pada batas saturasi
 Tegangan batas saturasi

VDS  VGS  Vt  0,8  0,5  0,3V
 Arus pada Q1 dan Q2 karena
tegangan VGS dama dan l=0.
VDD  VD 1,8  0,3
R   20,8k
iD 72
Contoh 5.5
 Tentukan RD bila kn’W/L 1mA/V2 dan
Vtn 1V. Berapakan resistansi efektif
antar drain dan source
 Transistor pada mode trioda karena
VDS  VGS  Vt
 Tegangan VGS = 5V sehingga arus
W 1 2   2
 VGS  Vt VDS  VDS   1m   5  1 0,1   0,1  I D  0,395mA
1
I D  kn'
L 2   2 
VDD  VD 5  0,1
RD    12,4k
iD 0,395m
VDS 0,1
 Resistansi drain-source rDS    253k
I D 0,395m
Contoh 5.6
 Tentukan arus dan
tegangan rangkaian bila
kn’W/L 1mA/V2 dan Vtn
1V, abaikan l.
Contoh 5.6
 Ikuti no 1-6
4
 Tegangan VGS 2
VGS  VG  VS  5  6I D
6
1
 Asumsi saturasi, arus 3
k n VGS  Vtn 
1 'W 5
ID 
2
2 L
I D  1 5  6 I D  1
1 2
4
2
18I D2  25I D  8  0
I D1  0,89mA I D 2  0,5mA
 Untuk I D1  0,89mA VGS  VG  VS  5  6I D  5  6  0,89  0,34V

tidak mungkin karena cut-off
Contoh 5.6
 Untuk I D 2  0,5mA
VS  6  0,5  3V
VGS  5  3  2V
VD  10  6  0,5  7V
VDS > VGS-Vt asumsi benar

Contoh 5.7
 Rancang agar transistor
saturasi dengan arus 0,5mA
dan VD 3V bila kp’W/L
1mA/V2 dan Vtn 1V, l dapat
abaikan.
Contoh 5.7
 Saturasi
1 ' W 2
ID  k p VOV
2 L
1 2
0,5m  1m  VOV
2
VOV  1V
VSG  Vtp  VOV  1  1  2V
VG  5  VSG  5  2  3V
RG 2
 Dari nilai DC VG  5
RG1  RG 2  Untuk nilai RD
pilih
RG 2  2M VD 3
RD    6k
RG 2  3M I D 0,5m
Contoh 5.7
 Batas saturasi
VSD  VSG  Vtp  2  1  1V
atau
VD  5  VSG  5  1  4V
4V
 Batas resistansi RD
VD 4
RD    8k
I D 0,5m 0,5mA
Contoh 5.8
 NMOS dan PMOS berikut
matched dengan
kn’W/L=kp’W/L 1mA/V2 dan
Vtn=-Vtp=1V. Anggap l=0,
carilah arus drain iDN dan iDP
dan tegangan vO untuk vI 0.
+2.5, dan -2,5V
Contoh 5.8
 Saat vI = 0V dengan
transistor matched iDN =
iDP sehingga vO = 0V
1 ' W 2
I DN  I DP  k p VOV
2 L
I DN  I DP  1m  2,5  1  1,125mA

1 2
2
Contoh 5.8
 Saat vI = +2,5V dengan
transistor PMOS cut-off
 Transistor NMOS akan
selalu mendapat VD
negatif.
W 2
I DN  kn' 
 GS
V  Vtn VDS 
1
VDS 
L 2 
 2
 1m 5  1vO  2,5  vO  2,5 
vO 1

10k  2 
vO1  2,45V vO 2  5,65V
 O  4vO  2,5  vO2  5vO  6,25
v 1
10 2
Jadi vO=-2,45V
v  3,2vO  13,75  0
2
O (vO2 tidak memenuhi anggapan trioda)
Contoh 5.8
 Saat vI = -2,5V dengan
transistor NMOS cut-off
 Transistor PMOS akan
selalu mendapat VD
positif.
 Cara sama dengan

sebelumnya dengan
polatritas terbalik
Penggunaan MOSFET dalam
Perancangan Penguat
Penguiat Tegangan
 Menggunakan RD untuk
mengubah arus menjadi
tegangan
vO  vDS  VDD  iD RD
VTC
 Saat input vGS kurang dari Vt
FET cut-off
vO  vDS  VDD
 Saat input vGS melampaui Vt
FET arus mulai mengalir VD
turun MOSFET masuk mode
saturasi
vO  VDD  iD RD
 Saat input vGS naik dan vDS

turun hingga vDS sama vOV
MOSFET masuk mode trioda
Tegangan Bias untuk Penguat Linier
 Pilih titik kerja DC pada keadaan arus tidak ditentukan tegangan

drain-source (saturasi)
VDS  VDD  I D RD
VDS  VDD  kn VGS  Vt  RD

1 2
2
Penguatan Tegangan Sinyal Kecil
Sinyal input lengkap

vGS  VGSD  vgs
Penguatan Tegangan Sinyal
Kecil
 Bila vgs kecil maka vds dapat
mendekati proposi dari vgs
 Penguatan di titik kerja
dvDS
Av 
dvGS vGS VGS
Av  kn VGS  Vt RD

Av  knVOV RD
penguatan negatif sebanding
resistansi dan
transkonduktansi
 Arus DC I D  1 knVOV2
2
I D RD VDD
penguatan menjadi Av  Av max 
VOV 2 VOV 2
Contoh 5.9
 Penguat MOSFET
mempunyai Vt 0,4V, kn’
0,4mA/V2, W/L 10, dan l=0.
Bila VDD 1,8V, RD 17,5kW, dan
VGS 0,6V, tentukan VOV, ID,
VDS, dan Av dan berapa swing
maksimum simetri pada
drain serta swing pada
gatenya
Contoh 5.9
 Arus drain DC
kn VGS  Vt 
1 'W
ID 
2
2 L
1
I D   0,4 10  0,22  0,08mA
2
 Tegangan drain-source
VDS  1,8  0,08 17,5  0,4V
 Penguatan
Av  knVOV RD
Av  0,4 10  0,2 17,5  14V / V
Contoh 5.9
 Tegangan DC drain source
VDS 0,4V dan VOV 0,2V maka
agar MOSFET masih saturasi
VDS minimum 0,2V atau
magnituda swing output 0,2V
 Perhitungan amplituda
tegangan swing input kasar

 vds 0,2
vgs    14,2mV
Av 14
 Perhitungan lebih baik bila
vgs diperhitungkan saat
menentukan batas saturasi
Contoh 5.9
 Perhitungan lebih teliti dari
batas saturasi
vDS  vGS max  Vt

 
VDS  vds  VGS  vgs  Vt
 
VDS  Av vgs  VGS  vgs  Vt
 
0,4  14vgs  0,6  vgs  0,4

vgs  13,3mV
VTC dengan Analisis Grafis
 Persamaan arus tegangan
VDD 1
iD   vDS
RD RD
Menentukan Tegangan
Maksimum dan Minimum
 Batas tegangan output  Batas tegangan output
maksimum saat Cut-off maksimum saat Trioda
Menentukan Titik Kerja Q
 Untuk VGS sama
– Resistansi tinggi
cenderung
mendekati trioda
– Resistansi rendah
cenderung
mendekati cut-off
Operasi dan Pemodelan
Sinyal Kecil

Titik Kerja DC
 Untuk sinyal kecil vgs nol
1 'W
ID  kn VGS  Vt 
2
2 L
1 'W
ID 
2
kn VOV
2 L
 Agar linier harus dijaga saturasi

VDS  VOV
Arus Sinyal pada Terminal Drain
 Tegangan gate-source  Arus Drain iD  I D  id

dengan
vGS  VGS  vgs
1
iD  kn VGS  Vt   kn VGS  Vt vgs
2
 Arus drain dengan menjaga 2
saturasi
maka i  k V  V v id  g mvgs
d n GS t gs
kn VGS  vgs  Vt 
1
iD 
2
2  Parameter penghubung id
1 1 dengan vgs disebut
iD  kn VGS  Vt   kn VGS  Vt vgs  kn vgs
2 2
2 2 transkonduktasi gm
 Untuk sinyal kecil g m  kn VGS  Vt   knVOV

1
kn vgs  kn vGS  Vt vgs
2
 Transkonduktasi adalah slope
2 arus-tegangan
atau vgs  2vGS  Vt  i
gm  D
vGS v V
vgs  2VOV GS GS
Penguatan Tegangan
 Tegangan drain-source
vDS  VDD  iD RD
untuk sinyal kecil
vDS  VDD  I D  id RD
sehingga
vDS  VDS  id RD
dan
vds  id RD   g mvgs RD
Penguatan tegangan
vds
Av    g m RD
vgs
Memisahkan Analisis DC dan AC
 Dengan diperolehnya
persamaan sinyal kecil
analisis sinyal dapat
dilakukan terpisah DC
terlebih dahulu kemudian ac
dengan persamaan sinyal
kecil tersebut
 Hasilnya merupakan
superposisi
vDS  VDS  vds
Model Rangkaian Ekivalen Sinyal
Kecil
 Dari persamaan arus  Bila memperhitungkan
id  g mvgs perubahan panjang kanal
tambahkan resistansi output
dapat dinyatakan dalam
rangkaian
dimana VA 1
ro  I D  k nVOV
2
ID 2
Transkonduktansi gm
 Sebelumnya telah diperoleh
g m  2kn vGS  Vt   2knVOV
atau g m  kn' W vGS  Vt   kn' W VOV

L L
1 'W
ID  kn VGS  Vt 
2
dengan
2 L
dapat diperoleh
W
g m  2kn' ID
L
dan 2I D 2I
gm   D
VGS  Vt VOV
Contoh 5.10
 Lakukan analisis untuk
rangkaian berikut Av, Rin,
dan swing maksimum
dengan
kn’ W/L =0,25mA/V2
Vt=1,5V
VA=50V
Kapasitor kopling untuk memisahkan tegangan
DC
kn’(W/L)=0,25mA/V2 Vt=1,5V VA=50V
1 Menentukan titik kerja

arus drain untuk MOSFET saturasi
1 'W 1
ID  kn VGS  Vt   0,25VGS  1,5
2 2
2 L 2
tegangan drain
VD  VDD  RD I D  15  10I D
hubungan tegangan drain dan gate
Langkah analisis VGS  VDS VG  VD

1. Tentukan titik kerja DC sehingga
(quotient)
I D  0,12515  10I D  1,5
2. Hitung parameter model 2
ekivalen rangkaian sinyal

kecil dan dapat diperoleh
3. Susun rangkaian ekivalen
I D  1,06mA VD  4,4V
sinyal kecil
4. Lakukan analisis rangkaian
kn’(W/L)=0,25mA/V2 Vt=1,5V VA=50V
I D  1,06mA VD  4,4V
2 Menghitung parameter model rangkaian

ekivalen
g m  kn'
W
VGS  Vt 
L
Langkah analisis
1. Tentukan titik kerja DC g m  0,254,4  1.5  0,725mA / V
(quotient)
VA
2. Hitung parameter model ro 
ekivalen rangkaian sinyal ID
kecil
50
3. Susun rangkaian ekivalen ro   47k
sinyal kecil 1,06m
kn’(W/L)=0,25mA/V2 Vt=1,5V VA=50V
I D  1,06mA VD  4,4V
g m  0,725mA / V ro  47k
3 Menyusun rangkaian ekivalen sinyal kecil

Sumber tegangan DC menjadi hubung
singkat
Kapasitor (tak hingga!) menjadi hubung
singkat
Langkah analisis
1. Tentukan titik kerja DC
(quotient)
2. Hitung parameter model
ekivalen rangkaian sinyal
kecil
3. Susun rangkaian ekivalen
sinyal kecil
kn’(W/L)=0,25mA/V2 Vt=1,5V VA=50V
I D  1,06mA VD  4,4V
4 Melakukan analisis rangkaian
ro  47k tegangan output dengan pengaruh
g m  0,725mA / V
RG diabaikan
vo   g mvgs RD // RL // ro 
penguatan tegangan
vo  g m vgs RD // RL // ro 
Av  
vi vgs
 
 1 
Av  0,725m 
 1

1

1 
 
 10k 10k 47k 
Av  3,3V / V
ii
v  v 
 i o 
vi  vo  vi
1    1  3,3  4,3 vi
RG RG  vi  RG RG
v vi R 10M
Rin  i   G   2,33M
ii 4,33 iv 4,33 4,33
RG
 Menghitung swing input
minimum, transistor pada
batas saturasi
vDS  vGS  Vt
vDS min  vGS max  Vt
VDS  Av vî  VGS  vî  Vt
 Dari hasil sebelumnya

VDS  VGS
Vt 1,5
maka vî    0,35V
1  Av 1  (3,3)
Model Rangkaian Ekivalen T
Model Rangkaian Ekivalen T dengan ro
Contoh 5.11
 Turunkan resistansi input Rin
dan penguatan tegangan sinyal
Av rangkaian berikut
Contoh 5.11
 Rangkaian ekivalen sinyal kecil
Contoh 5.11
 Resistansi input
1
 i 
vi g m 1
Rin   
ii (i ) gm
 Tegangan output
vo   Rd i
tegangan input
1
vi   i 
gm
Penguatan tegangan
vo  RDi
Av    g m RD
1
vi  i 
gm
Latihan 5.19
 Tunjukkan bahwa resistansi
sinyal kecil rangkaian
berikut
1
r || ro
gm
Latihan 5.19
Konfigurasi Dasar Penguat
MOSFET
Tiga Konfigurasi Dasar
Karakterisasi Penguat
Penguat Common Source
Rin  
Avo   g m RD || ro 
Av   g m RD || ro || RL  Gv   g m RD || ro || RL 
Penguat Common Source
 Analisis sinyal kecil langsung

Common Source dengan
Resistansi Source
vo  iRD
Ro  RD
vi g m vi
i 
1 g m  RS 1  g m RS
vo RD g m RD
Avo    
vi 1 g m  RS 1  g m RS
RD || RL g m RD || RL 
Av   
1 g m  RS 1  g m RS
1 gm vi
vgs  vi 
1 g m  Rs 1  g m Rs
Penguat Common Gate
vi Rin 1 gm vo
  Avo   g m RD vo  iRD
vsig Rin  Rsig 1 g m  Rsig vi
1 gm RD || RL
Gv   
g m RD || RL 
1 g m  Rsig 1 g m  Rsig
Penguat Common Drain
 Voltage Buffer
Penguat Common Drain
Rin   RL
Av 
RL  1 g m Avo  1
RL
Gv  Av 
RL  1 g m
Pemberian Bias MOSFET
Dengan VGS Tetap
 Arus DC
mnCox VGS  Vtn 2

1 W
ID 
2 L
Masalah mn dan Vt
adalah fungsi suhu
VG Tetap dan Resistor Source
 Arus drain relatif tetap karena umpan balik tegangan
pada resistor RS
VG  VGS  I D RD
VG Tetap dan Resistor Source
 Variasi rangkaian bias VG tetap dengan resitansi RS
Contoh 5.12
 Rancang rangkaian sehingga
ID=0,5mA VD=10V, dan
VS=5V untuk Vt=1V,
kn’W/L=1mA/V2, l=0, dan
VDD=15V.
 Berapakah perubahan ID bila
tegangan threshold berubah
menjadi Vt=1,5V.
Contoh 5.12
 Dari tegangan terminal drain
dan source
VDD  VD 15  10
RD    10k
ID 0,5
VS 5
RS    10k
I D 0,5
 Mencari tegangan VGS.
1 'W
ID 
2
kn VOV
2 L
1
0,5  1 VOV
2
VOV  1V VGS  VOV  Vt  1  1  2V VG  VGS  VS  2  5  7V

Contoh 5.12
 Dari tegangan terminal gate
VG  7V
Rangkaian pembagi
tegangan RGA  8M
RGB  7M
 Saar tegangan threshold
berubah menjadi 1,5
kn VGS  Vt 
1 'W
ID 
2
2 L
I D  1 7  VS  1,5   5,5  VS 

1 2 1 2
2 2
V V
dan juga I D  S  S
RS 10
Contoh 5.12
 Menyelesaikan persamaan
kuadratik diperoleh
I D  0,455mA
Perubahan arus
I D  0,455  0,5  0,045mA
atau
I D  0,045
 100%  9%
ID 0,5
Dengan Resistor Drain ke Gate
 Tegangan gate-source
VGS  VDS  VDD  I D RD
Perubahan tegangan
threshold naik atau mobilitas
menurun, akan memperkecil
arus ID dan memperbesar
tegangan VDS=VGS sehingga
arus relatif tetap.
Bias dengan Sumber Arus
 Tegangan gate nol,  Implementasi sumber arus
sedangkan tegangan source dengan cermin arus
mengikuti besaran arus
drain
1 ' W 
I D1  kn   VGS  Vt 
2
2  L 1
VDD  VSS  VGS
I D1  I REF 
R
1 ' W 
I  I D2  kn   VGS  Vt 
2
2  L 2
I  I REF
W / L 2
W / L 2
Rangkaian Penguat MOS
Diskrit
Struktur Dasar Rangkaian
 Rangkaian dasar untuk
bias dengan sumber
arus
Latihan 5.37
 Untuk rangkaian berikut
digunakan VDD=VSS=10V,
I=0,5mA, RG=4,7MW, RD=1,5kW,
Vt=1,5V, dan kn’ W/L =1mA/V2.
Carilah VOV, VGS, VS, VD
Hitung parameter sinyal kecil
transistor
Tentukan swing maksimum
tegangan pada terminal drain
Latihan 5.37
 Dari arus dapat dihitung
2I D 2  0,5
VOV    1V
W 1
kn'
L
VGS  VOV  Vt  1  1,5  2,5
VG  0V
VS  2,5V
VD  VDD  I D RD  10  0,5 15  2,5V

Latihan 5.37
 Tegangan terminal NMOS
VG  0V
VS  2,5V
VD  2,5V
agar tetap saturasi tegangan drain
terendah VD  VG  Vt  0  1,5  1,5V
jangakauan swing turun 4V
Latihan 5.37
 Parameter model sinyal kecil
Penguat CS
 Rangkaian lengkap
Penguat CS
g m RD || ro || RL 
RG
Gv  
RG  Rsig
Penguat CS dengan Resistansi
Source
Penguat CS dengan Resistansi
Source
Gv  
RG RD || RL 
RG  Rsig 1 / g m  RS
Penguat CG
Penguat CG
RD || RL
Gv 
1 / g m  Rsig
Penguat CD atau Source
Follower
Penguat CD atau Source
Follower
Gv 
RG RL || ro 
RG  Rsig RL || ro   1 / g m
Respons Frekuensi
Topik MOSFET Lanjut
Body Effect
 Tegangan threshold merupakan fungsi tegangan
source-body
Vt  Vt 0    2  VSB  2 
2qN A Si

Cox
Vt 0 tegangan threshold pada VSB  0  Si  11,7 0

 f work function  0,6V
Pemodelan Body Effect
 Untuk sinyal kecil
Vt 
g mb  g m  
VSB 2 2 f  VSB
MOSFET Tipe Deplesi
Bab 9
Respons Frekuensi
Respons Frekuensi Rendah
Respons Frekuensi Umum
Penguat
Frekuensi Tengah Datar
Frekuensi Rendah Frekuensi Tinggi

mirip HPF mirip LPF
Respons Frekuensi Umum
Penguat
 Respons frekuensi untuk penguatan tegangan
didekati dengan konstan dan orde satu
 Frekuensi Tengah Penguatan Tegangan Gv konstan
Gv s  j   AM
 Frekuensi Rendah Penguatan Tegangan berupa HPF

1
Gv s  j   AM
s
 AM
p s  p
1
s
 Frekuensi Tinggi Penguatan Tegangan berupa LPF
1 p
Gv s  j   AM  AM
s
1 s  p
p
Respons Frekuensi Rendah CS
 Penguat CS
Respons ditentukan oleh adanya CC1 , CS dan CC2
 Menentukan Vo/Vsig =(Vo/Id) (Id/Vg) (Vg/Vsig)
RG
Vg  Vsig
1
RG   Rsig
sCC1
RG
Vg  Vsig
RG  Rsig
RG  Rsig  
sCC1 RG  Rsig 
RG s
Vg  Vsig
RG  Rsig s  1
CC1 RG  Rsig 
1
respons HPF pole P1 
 Menentukan Vo/Vsig =(Vo/Id) (Id/Vg) (Vg/Vsig)
Vg
Id 
1 1

g m sCS
s
I d  g mVg
g
s m
CS
gm
respons HPF pole P 2 
CS
 Menentukan Vo/Vsig = (Vo/Id) (Id/Vg) (Vg/Vsig)
RD
Io  Id
 1 

RD    RL 
 sCC 2 
RD RL s
Vo  I o RL   I d
RD  RL s  1
CC 2 RD  RL 
1
respons HPF pole P 3 
 Menentukan Vo/Vsig = (Vo/Id) (Id/Vg) (Vg/Vsig)
   
   
Vo  RG s g s   D L
R R s 
 
Vsig R  Rsig s  1  m
g   RD  RL s  1 
 s 
CC1 RG  Rsig  
 G
m
 CS  CC 2 RD  RL  
Vo s s s
  AM
Vsig s  P1 s  P 2 s  P 3
g m RD || RL 
RG
AM  
RG  Rsig
1 gm
P1  P 2 
CC1 RG  Rsig  CS
1
P 3 
gm
P 2 
CS
Orde M agnituda
1 R G ratusan k
P 3 
CC 2 RD  RL  R D k
1
puluhan 
gm
1
P1 
g m RD || RL 
RG
AM  
RG  Rsig
Respons Frekuensi Rendah CE
 Penguat CE
Respons ditentukan oleh adanya CC1, CE dan CC2
Analisis Respons Frekuensi
 Pendekatan STC (single time constant)

– Pole dilihat sebagai efek dari masing-masing
kapasitor
– Pole diamati sebagai hasil STC tiap kapasitor
dengan kapasitor lain dianggap hubung singkat
– Pendekatan tidak sepenuhnya valid
 Menentukan Vo/Vsig =(Vo/Vp) (Vp/Vsig)
Melihat pengaruh CC1 dengan membuat CE dan CC2 hubung
singkat dengan model ekivalen p
RB || rp
Vp  Vsig
1
RB || rp  Rsig 
sCC1
Vo   g mVp RC || RL 
RB || rp
g m RC || RL 
Vo s

Vsig RB || rp  Rsig s
1
CC1 RB || rp  Rsig 
Melihat pengaruh CC1 dengan membuat CE dan CC2 hubung
singkat dengan model ekivalen p
RB || rp
g m RC || RL 
Vo s

1
RB || rp
AM   g m RC || RL 
RB || rp  Rsig
1
pole P1 
Melihat pengaruh CS dengan membuat CC1 dan CC2 hubung singkat
dengan Thevenin dan model T
RB 1
I b  Vsig
RB  Rsig  1 
RB || Rsig    1 re  
 sCC1 
Vo  I b RC || RL 
Vo RB  RC || RL 

Vsig RB  Rsig  1 
RB || Rsig    1 re  
 sCC1 
Vo RB  RC || RL  s

Vsig RB  Rsig RB || Rsig    1re   R || Rsig  
s  1 CE  re  B  
    1  
Melihat pengaruh CS dengan membuat CC1 dan CC2 hubung singkat
Vo RB  RC || RL  s

Vsig RB  Rsig RB || Rsig    1re   R || Rsig  
s  1 CE  re  B  
    1  
RB  RC || RL 
AM  
RB  Rsig RB || Rsig    1re
1
pole  P 2 
 RB || Rsig 
CE  re  
   1 
Melihat pengaruh CC2 dengan membuat CC1 dan CS hubung singkat
RB || rp
Vp  Vsig
RB || rp  Rsig
RC
Vo   g mVp RL
 1 
RC    RL 
 sCC 2 
RB || rp
g m RC || RL 
Vo s

1
CC 2 RC  RL 
Melihat pengaruh CC2 dengan membuat CC1 dan CS hubung singkat
RB || rp
g m RC || RL 
Vo s

1
RB || rp
AM   g m RC || RL 
RB || rp  Rsig
1
pole P 3 
1
1 P 2  1
P1   R || Rsig  pole P 3 
CC1 RB || rp  Rsig  CE  re  B  CC 2 RC  RL 
  1 
 Menentukan frekuensi 3dB bawah

– Respons frekuensi keseluruhan
Vo  s  s  s 
  AM    
Vsig  s  P1  s  P 2  s  P 3 
– Frekuensi 3dB bawah
1  1   1   1 
fL         
2p  C R    C R 
  C1 C1   E E   CC 2 RC 2  
dimana RC1 resistansi dirasakan C1, RE resistansi
dirasakan CE, dan RC2 resistansi dirasakan CC2.
Bab 9
Respons Frekuensi
Model Transistor pada
Frekuensi Tinggi
Efek Kapasitansi Parasitik
Transistor
 Sifat kapasitif muncul pada semua terminal yang
bertetangga
Transistor
 Besaran Efek Kapasitif Gate
1. Daerah trioda 1
Cgs  Cgd  WLCox
2
2. Saturasi 2
C gs  WLCox
3
Cgd  0
3. Cut-off Cgs  Cgd  0
Cgb  WLCox
4. Overlap Gate-Source dan Gate-drain

Cov  WLovCox
Transistor
 Besaran Efek Kapasitif Junction
Csb0 Cdb0
Csb  Cdb 
V V
1  SB 1  DB
V0 V0
dimana Csb0 dan Cdb0 adalah kapasitansi junction

tanpa bias dan V0 dan tegangan built-in junction (0,6-
0,8V)
Model Ekivalen Sinyal Kecil
 Lengkap
Source-Body terhubung singkat

Model Ekivalen Sinyal Kecil
 Bila Cdb diabaikan
Frekuensi Penguatan Satu
 Definisi frekuensi transisi fT: frekuensi saat penguatan arus
hubung singkat konfigurasi CS bernilai satu
I o  g mVgs  sCgdVgs
I o  g mVgs
Ii
Vgs 
sC gs  C gd 
Io gm

I i sC gs  C gd 
Io gm gm gm
 1 T  fT 
Ii jT C gs  C gd  Cgs  Cgd  2 C gs  C gd 
Model MOSFET Frekuensi
Tinggi
VA 1
W ro  
g m  nCox VOV  kn  VOV ID I D
L
W
g m  2 nCox ID
L
g m  kn  I D
2I D
gm 
VOV
2 Csb0 Cdb0
Cgs  WLCox  WLovCox Csb  Cdb  gm
fT 
2 C gs  C gd 
3 V V
1  SB 1  DB
Cgd  WLovCox V0 V0
Kapasitansi Parasitik BJT
 Kapasitansi Difusi Cde
IC
Cde   F
VT
 Kapasitansi Junction Base-Emitter Cje

C je  2C je0
 Kapasitansi Junction Base-Collector C

C 0
C  m
 VCB 
1  
 V0 
Model Hibrida-
C  Cde  C je
C  C jc
Frekuensi Transisi
V  I b r || C || C  
Ib
I c  g m  sC V
1
 sC  sC
r
Ic g m  sC gm g m r
h fe    
 sC  sC 1  sC  C r
Ib 1 1
 sC  sC
r r
0 1
h fe   
1  sC  C r C  C r
Frekuensi Transisi
0
h fe 
1  sC  C r
gm gm
GBW  T  0 T  fT 
C  C  2 C  C 
Kebergantungan fT pada Bias
Model BJT Frekuensi Tinggi
IC
gm 
VT
gm
C  C 
2fT
C 0
C  m
 VCB 
1   VA 0
ro  r  Cde   F g m C je  2C je0
 V0 
IC gm
C  Cde  C je
Respons Frekuensi Tinggi CS
dan CE
 Untuk direct coupling
Penguat CS
 Rangkaian ekivalen sinyal kecil frekuensi tinggi
Vo  g mvgs RL'
 Penguatan frekuensi tengah

Vo RG
AM   g m RL' RL'  ro || RD || RL
Vsig RG  Rsig
Penguat CS
 Rangkaian ekivalen disederhanakan: Thevenin pada input dan
paralel beban
    
I gd  sCgd Vgs  Vo   sCgd Vgs   g m RL' Vgs  sCgd 1 g m RL' Vgs
 Dilihat dari gate arus seolah masuk satu nilai ekivalen
kapasitansi

sCeqVgs  sCgd 1 g m RL Vgs
'


Ceq  Cgd 1  g m RL' 
Penguat CS
 Rangkaian dapat digambarkan
1
 RG  1 0 
Vgs   Vsig 
'
Cin Rsig
R R  s
 G  1
sig
0 
Cin  Cgs  Ceq  Cgs  Cgd 1  g m RL' 
'
Rsig  Rsig || RG
Penguat CS
 Dengan demikian penguatan keseluruhan
V0  RG  V0 AM

Vsig  RG  Rsig 
 
g m RL'
1
s

Vsig 1  s
1 H
0
1 1
H  o  fH 
'
Cin Rsig 2Cin Rsig
'
Penguat CS
 Oberservasi respons frekuensi tinggi
– Rsig menurunkan frekuensi cut-off
– Penguatan meningkatkan kapasitansi ekivalen pada input
sebesar (1+gmRL’) sehingga menurunkan frekuensi cut-off.
Perilaku disebut efek Miller
– Untuk memperoleh respons frekuensi tinggi lebih baik perlu
dihindari efek Miller
– Perhitung adalah pendekatan kasar dengan menganggap Igd
jauh lebih kecil dari gmVgs guna memperoleh perkiraan
frekuensi cut-off
Penguat CE
 Rangkaian ekivalen sinyal kecil frekuensi tinggi
 Penguatan fekuensi tengah

Vo RB r
AM   g m RL'
Vsig RB  Rsig r  rx  RB || Rsig 
RL'  ro || RD || RL
Penguat CE
 Rangkaian ekivalen disederhanakan (Thevenin pada input dan
paralel pada beban)

Ceq  C 1  g m RL' 
Penguat CE
 Rangkaian lebih disederhanakan
V0 AM

Vsig 1  s
H
1
fH 
2Cin Rsig
'

Cin  C  Ceq  C  C 1  g m RL' 
'
Rsig  r || r  R || R 
x sig B
Penguat CE
 Respons frekuensi tinggi
Alat Bantu Analisis Frekuensi
Tinggi Penguat
Fungsi Penguatan Frekuensi
Tinggi
 Bentuk Umum
As   AM FH s 
dimana  s  s   s 
1  1  ...1  
  
FH s    Z 1  Z2   Zn 
 s  s   s 
1  1  ...1  
  P1   P 2    Pn 
n adalah jumlah pole real
Tinggi
 Menentukan frekuensi cut-off 3dB, dengan pole 1 dominan
(frekuensi terdekat berjarak dua oktaf) respons didekati bentuk
1
FH s  
s
1
sehingga H  P1  P1
 s  s   s 
 Bila tidak ada pole dominan 1  1  ...1  
  
FH s    Z 1  Z2   Zn 
 s  s   s 
untuk s=j 1  1  ...1  
nilai kuadrat magnituda   P1   P 2    Pn 
  2  2   2 
1  2 1  2 ...1  2 
Z 1  Z 2   Zn 
FH  j  
2
  2  2   2 
1  2 1  2 ...1  2 
  P1   P 2    Pn 
Tinggi
1
FH   H  
2
 Dari definis frekuensi cut-off 3dB, setengah daya
2
maka   2   2    2 
1  H2 1  2H ...1  H2 
1  Z 1  Z 2   Zn 

2   H2   H2    H2 
1  2 1  2 ...1  2 
  P1   P 2    Pn 
Untuk rangkaian dengan dua pole dan dua zero berdekatan
  H2   H2  2  1 1   H4
1  2 1  2  1   H  2  2   2 2
1  Z 1  Z 2   Z 1 Z 2  Z 1Z 2
 
2   H2   H2  2  1 1   H4
1  2 1  2  1   H  2  2   2 2
  P1   P 2    P1 Z 2   P1Z 2
sehingga H  1
1 1 2 2
  
P21 P2 2 Z21 Z2 2
Tinggi
 Lebih umum untuk jumlah sebarang n pole dan zero
H  1
 1 1   1 1 
 2  2  ...  2 2  2  ...
 P1 P 2   Z 1 Z 2 
Contoh 9.5
 Tentukan frekuensi 3dB untuk fungsi respons frekuensi penguat
berikut
s
1
FH s   105
 s  s 
1  4 1  4 
 10  4 10 
 Jawab
H  1  9800rad.s 1
1 1 2
 
10  4 10  10 
4 2 4 2 5 2
frekuensi eksaknya H  9537rad.s 1

Plot Bode Contoh 9.5
Pendekatan Konstanta Waktu
Rangkaian Terbuka untuk fH
 Persamaan respons frekuensi tinggi secara umum
 s  s   s 

 1  

 1  
...
 1  
1  a1s  a2 s  ...  an s
2 n
  z1   z2    zn  1
FH s    
1  b1s  b2 s 2  ...  bn s n       s 
1  s 1  s ...1  s  1  
          H 
 p1  p2   pn 
dapat diturunkan
1 1 1
b1    ... 
P1 P 2 Pn
b1 adalah jumlah kontribusi konstanta waktu masing-masing
kapasitor dengan membuka kapasitor lainnya sehingga
n
b1   Ci Ri
i 1
Pendekatan Konstanta Waktu
Rangkaian Terbuka untuk fH
 Respons sekitar frekuensi cut-off 1
FH s  
 s 
1  
 H 
Bila pole 1 dominan maka
1 1 1 1 H   p1
b1    ...  
P1 P 2 Pn P1
Bila tidak ada pole dominan, frekuensi 3dB dapat didekati

dengan
1 1
H  
b1  Ci Ri
i
Contoh 9.6
 Berikut ini adalah rangkaian ekivalen sinyal kecil frekuensi
tinggi penguat CS. Untuk Rsig =100kW, RG=420kW, Cgs=Cgd=1pF,
gm=4mA/V dan RL’=3,33kW, tentukan penguatan frekuensi
tengah dan frekuensi 3dB fHnya.
Contoh 9.6
 Mencari Penguatan
Frekuensi Tengah
AM 
Vo
Vsig

RG
RG  Rsig

g m RL' 
420k
AM   4m  3,33k   10,8V / V
420k  100k
Contoh 9.6
 Mencari frekuensi 3dB  Mencari Rgs dan tgs
dengan konstanta waktu
1 1 1
H   
b1  Ci Ri C gs Rgs  C gd Rgd
i
1
H 
t gs  t gd
Rgs  RG || Rsig  420k || 100k  80,8kW
t gs  Cgs Rgs  1 p  80,8k  80,8ns

Contoh 9.6
 Mencari Rgd dan tgd
Vgs Vgs Vgs  Vx
Ix    Vgs   I x R
'
sig I x  g mVgs 
RG Rsig RL'
Vx
Rgd   Rsig
'
 RL'  g m RL' Rsig
'
 1,16MW
Ix
t gd  C gd Rgd
t gd  1 p 1,16M  1160ns
1
H 
80.8n  1160n
 H  806krad / s
H
fH   128,3kHz
2
Teorema Miller
 Pada dua port masing-masing memiliki tegangan V1 danV2
terhubung impedansi Z, maka impedansi itu dapat dilihat
sebagai dua buah impedansi pada masing-masing port
terhubung dengan ground
Contoh 9.7
 Gambarkan rangkaian ekivalen Miller untuk
menganalisis rangkaian berikut bila impedansi Z (a)
resistansi 1MW (b) kapasitansi 1pF dan tentukan
Vo/Vsig masing-masing
Contoh 9.7
 Untuk resistansi 1MW rangkaian ekivalen
Vo Vo Vi Z1
Z 1M   100 
Z1    9,9kW Vsig Vi Vsig Z1  Rsig
1  k 1  100
Vo 9,9k
 100   49,7V / V
Z 1M Vsig 9,9k  10k
Z2    0,99MW
1 1
1 1
k 100
Contoh 9.7
 Untuk kapasitansi 1pF
1
Z 1
Z1   sC 
1  k 1  100 101sC
1
Z2 
Z
 sC  1
1 1 1,01sC
1 1
k 100
1
Vo Vo Vi
  100  sC1   100   100
Vsig Vi Vsig 1 R 1  sC1Rig 1  101s 1 p 10k
sC1 sig
Vo  100 1
 fH   157,6kHz
Vsig 1  s 1,01106 2 1,01106
Latihan 9.15
Melihat Lagi Respons Frekuensi
Tinggi CS dan CE
 Rangkaian ekivalen sinyal kecil Penguat CS
Analisis dengan Theorema
Miller Penguatan K 
V
 g R o
m
'
L
Vgs
Vo   g mVgs RL'
 1  1 

C1  Cgd 1  K   Cgd 1  g m R
'
L  C2  C gd 1    C gd 1 
 K

' 
 g m RL 
1
f Pi 
1 2CL' RL'
f Pi 
2Cin Rsig
'
Analisis dengan Theorema
Miller
 Menentukan frekuensi 3dB
– Bila frekuensi pole input fPi dominan
f H  f Pi
– Bentuk umum respons frekuensi

Vo  g m RL'

Vsig 
'
s  s 
1  1  
  Pi   Po 
1
fH 
1 1

f Pi2 f Po2
Analisis dengan Konstanta
Waktu Rangkaian Terbuka
Kontribusi Cgs
(Cgd dan CL Kontribusi Cgd Kontribusi CL
terbuka) (Cgs dan CL terbuka) (Cgs dan Cgd terbuka)
 1  Cgs Rgs  2  Cgd Rgd  3  CL RL'
Analisis dengan Konstanta
Waktu Rangkaian Terbuka
 Resistansi terlihat oleh masing-masing kapasitor
– Kapasitor Cgs Rgs  Rsig
'
– Kapasitor Cgd Rgd  Rsig

'
 
1  g m RL'  RL'
– Kapasior CL RCL  RL'
 Kontanta waktu keseluruhan  H  Cgs Rgs  Cgd Rgd  CL RCL
 H  Cgs Rsig
'
 Cgd Rsig
'
1  gm RL'  RL'  CL RL'
1
 Frekuensi 3dB fH 
2 H
Analisis Eksak
 Menggunakan analisis rangkaian

Analisis Eksak
KVL pada loop input KCL pada simpul drain
sCgd Vgs  Vo   g mVgs 

'
Vsig  I i Rsig
'
 Vgs Vo
'
 sCLVo
RL
KCL pada simpul gate
1  sCL  C gd RL' Vo
I i  sCgsVgs  sCgd Vgs  Vo  Vgs  
1  sCgd / g m g m RL'
'
Vsig  sCgsVgs  sCgd Vgs  Vo Rsig
'

 Vgs  Vgs 1  sCgs  Cgd Rsig
'
 Vo sCgd Rsig
'
Analisis Eksak
 Hasil sebelumnya
'
Vsig 
 Vgs 1  sCgs  Cgd Rsig
'
 Vo sCgd Rsig
'
1  sCL  C gd RL' Vo
Vgs  
1  sCgd / g m g m RL'
dengan demikian
Vo

 
 g m RL' 1  sCgd / g m 
'
Vsig   
1  s Cgs  Cgd 1  g m RL' Rsig
'

 CL  Cgd RL'  s 2 CL  Cgd Cgs  CLCgd Rsig
'
RL'
Respons orde dua dengan satu zero dan dua pole

 Zero dapat dilihat:
gm gm
 s  sZ  Z 
C gd C gd
Zero terletak pada frekuensi sangat tinggi, kurang menentukan
frekuensi 3dB
Analisis Eksak
 Pada persamaan
Vo

 
 g m RL' 1  sCgd / g m 
 
Vsig 1  s Cgs  Cgd 1  g m RL' Rsig
' '
 
 CL  Cgd RL'  s 2 CL  Cgd Cgs  CLCgd Rsig
'
RL'
denominator dapat dibentuk
 s  s   1 1  2 1 
Ds   1  1    1  s    s  
  P1   P2  
 P1  P2   
 P1 P 2 
Bila salah satu pole dominan maka s2
Ds   1 
s

P1 P1P 2
sehingga dapat diperoleh
P1 
1 C  C 1  g R '
R '

C  C R '
C    CL  Cgd RL'

P 2 
gs gd m L sig L gd L
gs  Cgd 1  g m RL' Rsig

'
C L  Cgd Cgs  CLCgd Rsig
'
RL'
Adaptasi Persamaan untuk CE
 Dari rangkaian ekivalen
r
'
Vsig  Vsig
r  rx  Rsig
'
Rsig  r || rx  Rsig 
dibentuk menjadi
AM  
r
r  rx  Rsig
g m RL' 
 Pendekatan Teorema Miller

Cin  C  C 1  g m RL' 
Frekuensi 3dB dapat diperkirakan
1
fH 
2Cin Rsig
'
 Metoda kontanta waktu rangkaian terbuka
 H  C R'  C Rsig
'
1  gm RL'  RL'  CL RL'
Frekuensi 3dB dapat diperkirakan
1
fH 
2 H
 Analisis Eksak
– frekuensi zero 1 gm
fZ 
2 C
– Bila ada pole dominan
1 1
f P1 
  
2 C  C 1  g m RL' Rsig
'
 CL  C RL'

  '

1 C  C 1  g m RL Rsig  CL  C RL
' '
CL  C C  CLC Rsig' RL'

f P2
2
– Bila frekuensi zero dan pole ke dua jauh lebih tinggi dari pole ke
satu
f H  f P1
Bila Rsig Rendah
 Rangkaian ekivalen sinyal kecil menjadi
Gate-source terhubung langsung dengan sumber yang mempunyai

resistansi nol, sehingga pengaruh kapasitansi gate-source tereliminasi
Bila Rsig kecil
 Respons frekuensi rangkaian menjadi
 
Vo  g m RL 1  sCgd / g m 

'
'
Vsig 1  sCL  C gd RL'
Frekuensi 3dB 1
fH 
2 CL  C gd RL'
 Perhatikan gain bandwidth product

1
f t  AM f H  g m RL'
2 CL  Cgd RL'
gm
ft 
2 CL  C gd 
Plot Frekuensi CS dengan Rsig
kecil
Respons Frekuensi Tinggi CG
 Rangkaian ekivalen sinyal kecil frekuensi

tinggi
Penguat CG
 Penyederhanaan rangkaian ekivalen bila ro diabaikan
Terminal Gate
grounded
Penguat CG
 Menentukan pole
1. Ubah ke Vsig, Rsig dan
1. Transformasi gmVi dan
1/gm ke bentuk
RL ke bentuk Thevenin
Thevenin
2. Gunakan hasil RT
2. Gunakan hasil RT
untuk menentukan
untuk menentukan
pole
pole
1
f P1  1
 1  f P2 
2C gs  Rsig ||  2 C gd  CL RL
 gm 
Penguat CG dengan ro
 Gunakan metoda konstanta waktu rangkaian terbuka
1 1
fH  
2  gs   gd  2 Cgs Rgs  Cgd  CL Rgd 
 menentukan Rgs
 menentukan Rin
– Nyatakan Vo dengan Vi
memanfaatkan arus
(sumber dependen dan
resistansi output) dan
resistansi beban RL
Vo 1  g m ro

Vi r
1 o
Rgs  Rsig || Rin RL
ro  RL
Rin  – Carilah vin/iin (arus iin sana
1  g m ro
dengan arus pada resistansi
beban)
 menentukan Rgd
 menentukan Ro
– Nyatakan Vo dengan Vi
Rgd  RL || Ro memanfaatkan arus
(sumber dependen dan
resistansi output) dan
resistansi beban RL
Vo ro  1  g m ro Rsig

Vi Rsig
Ro  ro  1  g m ro Rsig
– Carilah vo/io (arus io sana
dengan arus pada resistansi
sumber)
Contoh 9.12
 Tentukan resistansi input,
penguatan frekuensi tengah,
dan frekuensi 3dB atas
 gm=1,25mA/V, ro=20kW,
Cgs=20fF, Cgd=5fF, CL=15fF,
Rsig=10kW, dan RL=20kW
Contoh 9.12
 Resistansi input (dari
persamaan di muka)
ro  RL
Rin 
1  g m ro
20k  20k
Rin   1,54kW
1  1,25m  20k
 Penguatan keseluruhan
(perhatikan arus pada
rangkaian)
vo RL
Gv  
vsig Rsig  Rin
20k
Gv   1,73V / V
10k  1,54k
Contoh 9.12
 Resistansi Rgs
Rgs  Rsig || Rin
Rgs  10k || 1,54k  1,33kW
 Resistansi Rgd
Rgs  RL || Ro
Ro  ro  1  g m ro Rsig
Ro  20k  1  1,25m  20k 10k  280kW
Rgd  RL || Ro  20k || 280k  18,7kW
 Frekuensi fH
1
fH 
2 C gs Rgs  C gd  CL Rgd 
1 1
fH    397,3MHz
2 20 f 1,33k  5 f  15 f 18,7k  2 26,6 p  374 p 
Penguat CD
 Rangkaian ekivalen sinyal kecil frekuensi tinggi CD
atau Source Follower
Penguat CD
 Rangkaian ekivalen
disederhanakan
Penguat CD
 Penguatan frekuensi
tengah
RL' RL || ro
AM  
1 1
RL'  RL || ro 
gm gm
1
Ro  ro ||
gm
Penguat CD
 Kapasitansi Cgs dapat
membuat zero (tegangan
output nol) yang terjadi
saat arus pada kapasitor
tersebutt dan arus pada
sumber dependen saling
meniadakan
sZ CgsVgs   g mVgs
gm
Z 
C gs
 Frekuensi zero sangat

tinggi, metoda konstanta
waktu dapat digunakan
Penguat CD
 Mencari resistansi untuk

konstanta waktu
 Rgd dapat diperoleh langsung
Rgd  Rsig
 Rgs perhatikan rangkaian
Rsig  RL'
Rgs 
1  g m RL'
 RCL gunakan model T
1
RCL  RL || ro ||
gm
Vgs  I x Rsig  I x  g mVgs RL'

Penguat CD dan CC
 Frekuensi 3dB atas penguat CD
1
fH 
2 Cgs Rgs  Cgd Rgs  CL RCL 
dimana
Rsig  RL' 1
Rgs  RCL  RL || ro || Rgd  Rsig
1  g m RL' gm
Penguat CC
 Rangkaian penguat dan rangkaian ekivalen sinyal kecilnya
Penguat CC
 Rangkaian ekivalen sinyal kecil yang disederhanakan
V
Zero terjadi saat  sZ C V  g mV  0
r
sejingga
1
gm  1
r 1 Z 
sZ    C re
C reC
Penguat CC
 Frekuensi zero juga sangat besar, gunakan konstanta waktu
 Mencari resistansi Rm
Rm  Rsig
'

|| r    1RL' 
Penguat CC
 Mencari resistansi R
'
Rsig  RL'
R  r ||
1  g m RL'
R 
'

r Rsig  RL' 
1  g m 
RL' r  Rsig
'
 RL'
'
Rsig  RL'
R 
 g r 1 '
'
Rsig
1   m   RL
r  r 
'
Rsig  RL'
R  fH 
1
2 C R  Cm Rm 
' '
R R
1 sig
 L
r re
Bab 13
Rangkaian Logika Digital CMOS
Pendahuluan
 Perkembangan teknologi digital saat ini didukung
oleh teknologi CMOS
 Keuntungan teknologi CMOS
– Daya rendah
– Tidak mengalami degenerasi
– Scaling lebih mudah
Rangkaian Logika Inverter
 Simbol
Kurva Karakteristik Transfer
 Inverter NMOS  VTC

Kurva Karakteristik Transfer
 VTC Inverter CMOS dengan  Besaran pada VTC
Pendekatan Garis Lurus – VOL magnituda
tegangan output pada
logika dalah/ rendah (0)
– VOH magnituda
tegangan output pada
logika benar/ tinggi (1)
– VIL manituda tegangan
input maksimum yang
dikenali sebagai logika
salah/ rendah (0)
– VIH magnituda tegangan
minimum yang dikenali
sebagai logika benar/
tinggi (1)
Noise Margin
 Kesalahan pengenalan logika dapat terjadi saat
– Ouput gerbang logika sebelumnya (VOH atau VOL) dekat batas
pengenalan logika input (VIH atau VIL) gerbang berikutnya
– Masuk tambahan derau sehingga batas terlampaui
 Ketahanan terhadap besaran noise: Noise Margin
NM L  VIL  VOL NM H  VIH  VOH
Definisi Besaran pada VTC
 VIL adalah tegangan saat
magnituda slope VTC
naik melewati 1
 VIL adalah tegangan saat
magnituda slope VTC
turun melewati 1
 VIM adalah magnituda
tegangan dimana input
dan ouput bernilai sama
VTC Ideal (NMOS)
 Besaran tegangan
VOH  VDD
VOL  0
1
VIL  VIH  VIM  VDD
2
Implementasi Inverter
 NMOS (atau juga NPN) Transistor sebagai saklar ke tegangan
terendah dan resistor pull-up
VOH  VDD
– Saat cut-off mendekati ideal
Ron
– Saat konduksi ada resistansi on VOL  VDD
R  Ron
 NMOS sebagai sebagai saklar ke tegangan terendah dan PMOS
saklar ke tegangan tertinggi
VOH  VDD VOL  0
 Current Steering pada ECL
menggunakan pasangan
transistor diferensial
Contoh 13.1
a) Turunkan persamaan VOH, VOL, VIL, VIH dan VIM (abaikan l),
nyatakan dalam besaran VDD, Vt. dan knRD ≡ /Vx.
b) Tunjukkan bahwa Vx adalah parameter perancangan inverter
dan cari nilai Vx sehingga VIM=VDD/2.
c) Carilah nilai numerik parameter di atas untuk VDD=1,8V dan
Vt=0,5V denganVx pada (b).
d) Untuk kn’=3 uA/V2 dan W/L=1,5, carilah nilai RD dan gunakan
untuk menentukan disipasi rata-rata inverter dengan
mengasumsikan logika nol dan satu masing-masing setengah
perioda
Contoh 13.1
 Perhatikan rangkaian dan definisi parameter
tegangan pada gambar berikut
Contoh 13.1
 Tegangan VOH terjadi saat tegangan input di bawah tegangan
threshold sehingga
VOH  VDD
 Bila tegangan input diperbesar, maka transistor akan masuk
keadaan saturasi dan tegangan output rangkaian akan
mengalami penurunan VIL terjadi saat slope mencapai -1
kn vI  Vt 
1
ID 
2
2
vO  VDD  I D RD  VDD  kn RD vI  Vt 
1 2
2
1
vO  VDD 
1
vI  Vt 2 Vx 
k n RD
2Vx
Contoh 13.1
Untuk slope -1 vI  VIL
  vI  Vt   1
dvO 1
dvI Vx
VIL  Vt  Vx
Saat tegangan input dan output sama vO  vI  VM
VM  VDD 
1
VM  Vt 2
2Vx
VM  Vt  2VDD  Vt Vx  Vx2  Vx
Bila tegangan input terus diperbesar, transistor memasuki keadaan

trioda
Contoh 13.1
 Teganganan output VOC saat perubahan mode kerja dari saturasi
ke trioda
VOC  VIC  Vt
VOC  VDD 
1
VOC  Vt  Vt 2 dan VIC  Vt  VDD 
1
VIC  Vt 2
2Vx 2Vx
sehingga VOC  2VDDVx  Vx2  Vx
VIC  Vt  2VDDVx  Vx2  Vx

Contoh 13.1
 Saat transistor trioda
 1 
I D  kn  vI  Vt vO  vO2 
 2 
 1 
vO  VDD  I D RD  VDD  kn RD  vI  Vt vO  vO2 
 2 
1 1 
vO  VDD   vI  Vt vO  vO2 
Vx  2 
 Tegangan VIH terjadi saat slope VTC -1
1 dv 
   vI  Vt  O  vO  vO O 
dvO dv
dvI Vx  dvI dvI 
1  
1
VIH  Vt  1  vO  vO  1 VIH  Vt  2vO  Vx
Vx
Contoh 13.1
 Dari hasil sebelumnya
1 1 2
vO  VDD   vI  Vt vO  vO  dan VIH  Vt  2vO  Vx
Vx  2 
dapat dieroleh
vO v V  0,816 VDDVx VIH  Vt  1,63 VDDVx  Vx
I IH
dan
 Untuk menentukan VOL gunakan input vI=VOH=VDD
1 1 2 
VOL  VDD   VDD  Vt VOL  VOL 
Vx  2 
VOL  VDD  Vt  sehingga VOL  VDD 

1
VDD  Vt VOL
Vx
VDD
VOL 
1  VDD  Vt  / Vx 
Contoh 13.1
 Cara lain untuk melihat VOL adalah dengan melihat resistansi DS
NMOS
1
rDS 
kn VDD  Vt 
rDS 1
VOL  VDD  VDD
RD  rDS 1  RD / rDS
 Untuk menentukan nilai Vx dengam membuat VM=VDD/2
VM  Vt  2VDD  Vt Vx  Vx2  Vx 
VDD
2
Vx V 
VDD / 2  Vt 
2
VDD

M
2 VDD
Contoh 13.1
 Nilai numerik
Vx V 
VDD / 2  Vt 
2

1,8 / 2  0,5
2
 0,089V
VDD

M
2 VDD 1,8
VOH  VDD  1,8V
VDD 1,8
VOL    0,12V
1  VDD  Vt  / Vx  1  1,8  0,5 / 0,089
VIL  Vt  Vx  0,5  0,089  0,59V
VIH  Vt  1,63 VDDVx  Vx  0,5  1,63  1,8  0,089  0,089  1,06V
NM L  VIL  VOL  0,59  0,12  0,47V
NM H  VOH  VIH  1,8  1,06  0,74V

Contoh 13.1
 Menentukan RD, gunakan
1 1
kn RD    11,24V 1
Vx 0,089
11,24 11,24
RD    25k
kn' W / L  300 1,5
arus catu saat tegangan output rendah
VDD  VOL 1,8  0,12
I DD    67 A
RD 25k
daya pada interval output tegangan rendah
PD  VDD I D  1,8  67  121W
daya rata-rata bila duty cycle 50%
1
PDave  PD  0,5 121  60,5W
2
Contoh 13.2
Contoh 13.2
 Resistor memerlukan area yang
luas pada rangkaian
terintegrasi, untuk
mengatasinya digunakan
dioda MOSFET
 Dengan mengabaikan l dan
body effect carilah VOH, VOL, VIL,
VIH dan VM. Nyatakan dalam VDD,
Vt dan kr=√(kn1/kn2)
 Untuk VDD=1,8V, Vt=0,5V,
(W/L)1=5 dan (W/L)2=1/5,
hitung nilai numerik parameter
di atas
 Jika kn’=3 uA/V2, tentukan
daya disipasi pada tiap keadaan
logika
Disipasi Daya
 Pada VLSI, asal disipasi daya  Disipasi daya dinamik:
– Disipasi daya statik terjadi saat perubahan
– Disipasi daya dinamik keadaan logika
 Disipasi daya statik: terjadi
pada keadaan logika tetap
– Saat input low, transistor
cut-off tidak ada arus
– Saat input high, output low
resistor pull-up
mendidipasi daya
mendekati
2
VDD /R
Disipasi Daya
 Pemodelan untuk disipasi  Saat input high, beban kapasitif
daya dinamik akan mengalami pengosongan
muatan oleh transistor
– Saat input low
– Beban kapasitif (gate)

gerbang logika berikutnya
akan mengalami pengisian
muatan dari catu daya
melalui resistor
Disipasi Daya
 Pada saat logika output high,  Energi tersalurkan dari catu
kapasitor terisi muatan, daya daya
EDD  CVDD
2
sesaat saat arus mengalir
PDD t   VDDiD (t )  Energi tersimpan dalam
 Energi yang disalurkan kapasitansi
T
1
EDD   VDD iD (t )dt Esimpan  CVDD
2
0 2
T  Energi terdisipasi menjadi
EDD  VDD  iD (t )dt  VDDQ panas
0
Edisipasi  EDD  Esimpan
dengan muatan tersimpan 1
Edisipasi  CVDD
2
Q  CVDD 2
Disipasi Daya
 Pada saat logika output  Bila inverter beubah nilai
kembali turun menjadi logika dengan frekuensi f Hz
rendah, energi tersimpan maka daya disipasi dinamik
didisipasi
Pdis  fCVDD
2
1
Edisipasi  CVDD
2
2
 Setiap siklus logika naik dan
turun energi terdisipasi
Edisipasi / siklus  CVDD
2
Delay Propagasi
 Adanya rangkaian RC
membuat perilaku transient
pada sinyal output sehingga
tidak lagi sempurna
 Pada output perubahan logika
dilihat sebagai waktu tegangan
output melewati batas 50%
 Besaran waktu tunda
perubahan logika low ke high
tPLH dan high ke low tPHL
 Waktu tunda rata-rata
t P  t PLH  t PHL 
1
2
Delay Propagasi
 Selang waktu minimum untuk
satu siklus perubahan logika
Tmin  t PLH  t PHL  2t P
 Frekuensi switching maksimum

1 1
f max  
Tmin 2t P
 Pemodelan respons waktu

tegangan output gerbang logika
mengikuti rangkaian RC orde 1.
yt   Y  Y  Y0 et /
  RC
Contoh 13.3
 Rangkaian berikut adalah
rangkaian ekivalen sebuah
gerbang inverter. Pada t=0,
input berubah dari high ke
low, tentukan delay tPLH bila
R=25k dan C=10fF
Contoh 13.3
 Tegangan output akan
berubah dari low ke high
sehingga dapat ditentukan
Y0  0
Y  VDD
 Pada t=tPLH maka tegangan
output mencapai 50%
yt PLH  
VDD
2
 VDD  0  VDD e t PLH /

VDD
2
t PLH   ln 2   RC  25k 10 f  250 ps
t PLH  250 p  0,693  173 ps
Waktu Transisi
 Selain menyebabkan
penundaan perubahan
logika, adanya perilaku
orde 1 RC juga membuat
padanya waktu transisi
antar nilai logika
 Besaran waktu perubahan
transisi dinyatakan
sebagai perubahan dari
10% ke 90% atau 90% ke
10% selang tegangan VOH
dan VOL.
Power-Delay Product dan Energy-
Delay Product
 Delay dan disipasi saling  Bila inverter mengalami
berlawanan, memperkecil switching pada frekuensi
delay akan meningkatkan maksimum maka
disipasi 1
PDP  CVDD
2
 Definisi Figure of Merit 2

Power-Delay Product Besaran ini adalah energi
dikonsumsi saat transisi
PDP  PDt P
 Besaran lain yang
menunjukkan kemampuan
 Dengan daya disipasi inverter adalah Energy-
PD  fCVDD
2
Delay Product
EDP  energi per transisi  t p
maka
1
EDP  CVDD
2
tp
PDP  fCV t 2
DD P 2
Teknologi IC Digital
 Untuk Silikon
Bab 13
Inverter CMOS
 CMOS – Complementary
Metal Oxide Semiconductor
memanfaatkan pasangan
NMOS sebagai saklar pull-
down dan PMOS sebagai
saklar pull-up
Kerja Rangkaian
 Saat input High
– PMOS cut-off
– NMOS saturasi –resistansi drain source rDSN
1
rDSN 
W 
k n'   VDD  Vtn 
 L n
Kerja Rangkaian
 Saat input Low
– NMOS cut-off
– PMOS saturasi –resistansi drain source rDSP
1
rDSP 
k p'   VDD  Vtp 
W 
 L p
Kerja Rangkaian
 Output selalu 0 atau VDD
 Daya disipasi statik nol
 Alur resistansi oleh transistor kecil – tahan noise dan
interferensi
 PMOS dan NMOS memberikan kemampuan driving
yang tinggi ke GND atau VDD
 Resistansi input gerbang logika tak hingga
VTC Inverter CMOS
 Persamaan arus
W   1 
iDN  kn'    vI  Vtn vO  vO2  untuk vO  vI  Vtn
 L n  2 
1 ' W 
iDN  kn   vI  Vtn  untuk vO  vI  Vtn
2
2  L n
W  
  2
iDP  k p'    VDD  vI  Vtp VDD  vO   VDD  vO  
1
 L p 2 
untuk vO  vI  Vtp
iDP 
1 ' W 

k p   VDD  vI  Vtp
2  L p

2
untuk vO  vI  Vtp
VTC Inverter CMOS
 CMOS dibuat simetri
W  W 
k n'    k p'  
 L n  L p
Vtn  Vtp  Vt
 Menentukan VIH: NMOS

trioda, PMOS saturasi
vI  Vt vO  1 vO2  1 VDD  vI  Vt 2

2 2
diferensiasinya
vI  Vt  dvO  vO  vO dvO  VDD  vI  Vt 

dvI dvI
VTC Inverter CMOS
 Untuk VIH maka dvO/dvI =-1  Untuk mencari VIL gunakan
sifat simetri
vI  Vt  dvO  vO  vO dvO  VDD  vI  Vt 
dvI dvI VDD VDD
VIH    VIL
 VIH  Vt   2vO  VDD  VIH  Vt  2 2
V
vO  VIH  DD VIL 
1
3VDD  2Vt 
2 8
Dari persamaan sebelumnya
 Noise Margin
vI  Vt vO  1 vO2  1 VDD  vI  Vt 2
2 2
NM H 
1
3VDD  2Vt 
2 8
VIH  Vt VIH  VDD   1 VIH  VDD   1 VDD  VIH  Vt 2
 2  2 2  2 NM L 
1
3VDD  2Vt 
8
VIH  5VDD  2Vt 
1
8
Keadaan Tidak Matched
 Matching  Tegangan input dan output
VM dengan transistor tidak
W  W 
k n'    k p'   matched diperoleh dengan
 L n  L p persamaan arus kedua
Vtn  Vtp  Vt transistor dalam keadaan
saturasi .
 Besaran fisik: mobilitas  Nilainya
carrier (mn dan mp) berbeda.
Besaran Cox dan L sama, VM 

r VDD  Vtp  Vtn
untuk matching lebar (W) r 1
PMOS harus tiga hingga dengan
empat kali NMOS
m pW p
kp
r 
kn m nWn
Keadaan Tidak Matched
 Keadaan tidak Matched  Plot VM terhadap r dengan
tegangan threshold matched
VM 

r VDD  Vtp  Vtn
r 1
kp m pW p
r 
kn m nWn
– tegangan VM naik dengan
kenaikan r
– Perubahan VM tidak
signifikan dengan
perubahan r
Bab 13
Operasi Dinamik Inverter
CMOS
 Menentukan delay propagasi dengan menggunakan konservasi
muatan (perhatikan pola sinyalnya)
I avt PHL  CVDD  VDD / 2
CVDD
t PHL 
I av
Menentukan arus rata-

rata
CMOS
 Menentukan arus rata-rata
I av 
1
iDN E   iDN M 
2
1 ' W 
iDN E   kn   VDD  Vtn 
2
2  L n
 W    VDD  1  VDD  
2
iDN M   k   VDD  Vtn 

'
   
n
 n 
L   2  2  2  
Dapat diperoleh
 nC 2
t PHL  dimana n 
W  7 3Vtn  Vtn 
2
k   VDD
'
n    
 L n 4 VDD  VDD 
CMOS
 Cara yang sama untuk tPLH  Observasi
dengan transistor PMOS – Delay sama bila matched
 pC – Delay sebanding
t PHL  kapasitansi, perkecil
W 
k n'   VDD transistor untuk
 L p
mempercepat
2 – Perbesar kn’ untuk
p  2 mempercepat
3Vtp  Vtp 
 
7
 – Perbandingan geometri
4 VDD  VDD 
  transistor memperkecil
delay
– Perbesar tegangan catu
untuk mempercepat
Pendekatan Alternatif
Menentukan Delay
 Menggunakan model RC  Resistansi ditentukan secara
orde-1 empirik
t PHL  0,693RN C
t PLH  0,693RPC
12,5
RN  k
 
W
 
 L n
30
RP  k
 
W
 
 L n
Menentukan Kapasitansi Beban
 Pindahkan semua
kapasitansi ke
output inverter
pertama
 Impak Cgd1 dan Cgd2
dua kali karena efek
Miller
 Cdb1 dan Cdb2 dapat
dilihat sebagai
terhubung ke
ground
 Perhitngkan luas Cg 3  Cg 4  WL3 Cox  WL4 Cox  Cgsov3  Cgdovd  Cgsov4  Cgdov4
area overlap g-s dan
g-d
C  2Cgd1  2Cgd 2  Cdb1  Cdb2  Cg 3  Cg 4  Cw
Efek Miller untuk Cgd
Menentukan Ukuran Inverter
 L terkecil menurut C  Cint  Ceks
teknologinya
Cint0  minimum, S  skala
 Biasanya (W/L)n antara 1-
1,5 dan untuk PMOS pilih C  SCint0  Ceks
dua kali NMOS
 Perbandingan W/L tidak Req 
1
RN  RP 
menentukan delay akibat 2
transistor, tetapi Req 0
Req 
menentukan delay akibat S
kapasitansi parasitik t p  0,69ReqC
perkabelan
Req 0
t p  0,69 SCint0  Cext 
S
 1 
t p  0,69 Req 0Cint 0  Req 0Cext 
 S 
Disipasi Daya Dinamik
 Daya dinamik
Pdin  fCVDD
2
untuk 3 GHz dengan VDD 1V

dan 2,3 milyar transistor
mencapai 100W
 Arus puncak terjadi saat
vO=VDD/2
2
1 W  V 
I p   nCox    DD  Vt 
2  L n  2 
Bab 13
Gerbang Logika CMOS
 Memanfaatkan
hubungan logika seri
atau paralel pada
rangkaian inverter
 Fungsi keseluruhan
active low mengingat
sifat fungsi dasarnya
inverter .
 Pada pull down saat
jaringan aktif output
NOL
Hubungan Seri dan Paralel
pada Pull Down
 Pada hubungan paralel pull-  Pada hubungan seri pull-
down aktif bila salah input down aktif bila kedua input
aktif aktif
Y  A or B Y  A and B
Hubungan Gabungan Seri,
Paralel pada Pull Down
 Untuk hubungan gabungan
seri dan paralel, keadaan
pull-down dapat dilihat dari
rangkaian hubungan seri dan
paralel mulai dari titik
output fungsi.
 Contoh: Simpul ouput
terhubung dengan dua jalur
paralel sehingga fungsi
tertinggi adalah OR. Jalur
pertama berisi sebuah FET
dan jalur kedua kedua dua
FET seri. Fungsi pada jalur
Y  A or B and C 
kedua AND
Hubungan Seri, Paralel, dan
Gabungan pada Pull Up
 Jaringan pull-up
memberikan hubungan VDD
ke output saat pull-down
tidak aktif
Y  A and B
Y  A or B
tidak aktif
Y  A or B
Y  A and B
tidak aktif
Y  A or B and C 
Simbol FET untuk Digital
 Simbol NMOSFET  Simbol PMOSFET
– Sebagai pull-down – Sebagai pull-up
– Input active high – Input active low
– Output active low – Output active high
Gerbang NOR
A B Y
0 0 1
0 1 0
1 0 0
1 1 0
Gerbang NAND
A B Y
0 0 1
0 1 1
1 0 1
1 1 0
Gerbang XOR
 Dari tabel kebenaran
A B Y
0 0 0
Pull  up 0 1 1 Pull  down
Y  AB  AB 1 0 1 Y  AB  AB
1 1 0
Microelectronic Circuits, Sixth Sedra/Smith Copyright © 2010 by

Edition Oxford University Press, Inc.
Gerbang XOR
Y  AB  AB
Pull  up
Y  AB  AB
Pull  down
Y  AB  AB
Hubungan Pull-Up dan Pull-
Down
 Hubungan pull-up dan pull-down saling
komplementasi
 Hubungan seri di Pull-down diikuti hubungan
paralel di Pull-Up
 Sebaliknya hubungan paralel di pull-down
diikuti hungungan seri di Pull-Up
Perancangan Rangkaian
 Bentuk Umum Y=f(input)

1. Bentuk fungsi akhir
2. Negasi (invert)-kan dua kali (fungsi masih sama)
3. Lakukan de Morgan pada negasi dalam fungsi
4. Susun rangkaian Pull Down sesuai bentuk active-
low hasil 3 – hubungan AND seri dan OR paralel
5. Susun rangkaian Pull Up sebagai komplemen
rangkaian Pull Down – PD seri PU paralel dan PD
paralel PUseri
Microelectronic Circuits, Sixth Sedra/Smith Copyright © 2010 by

Edition Oxford University Press, Inc.
Gerbang Kompleks
 Contoh
Y  A  B (C  D )
Y  A  B (C  D )
Y  A.B (C  D )
Y  A.( B  C  D )
Y  A( B  C D)
Y  A( B  CD)
Menentukan Ukuran Transistor
 Resistansi satu jalur VDD atau  Contoh jalur PU
0 ke output dijaga sama
Rseri  RN1  RN 2  RN 3  ...
k k k
Rseri 
     
W
L1

W
L2

W
L3
 ...
 
 1 1 1
 ...
Rseri  k
W      
 L1

W
L2

W
L3


k
Rseri 
W L eq
W L eq

1 1
1
1
     
W
L1

W
L2

W
L3
 ...
Menentukan Ukuran Transistor
 Contoh jalur PD
W L  W L  W L  W L  ...
eq 1 2 3
Contoh 13.7
Fan-in dan Fan-out
 Fan-in
 Fan-out: jumlah maksimum beban
sehingga gerbang logika masih
berfungsi
 Pada CMOS penambahan beban hanya
akan berpengaruh pada delay
Perkembangan Teknologi IC
 Hukum Gordon Moore:
jumlah transistor dalam IC
naik dua kali setiap 2 tahun
(dikoreksi menjadi setiap 18
bulan).
Impak Scaling
Parameter Hubungan Faktor scaling
W, L, tox 1/S
VDD, Vt 1/S
Luas per Devais WL 1/S2
Cox eox/tox S
Kn’, kp’ mnCox, mpCox S
Cgate WLCox 1/S
tp aC/k’VDD 1/S
Energi/siklus C VDD2 1/S3
Pdin C VDD2/2tp 1/S2
Kerapatan daya Pdin/luas 1
Saturasi Kecepatan
 Scaling FET dibawah 1um  Plot kecepatan elektron
menimbulkan fenomena terhadap medan listrik
saturasi kecepatan elektron
 Kecepatan elektron
vn  mn E
dengan E medan listrik
vDS
E
L
 Medan listrik kritis
VDSsat
Ecr 
L  Kecepatan elektron saturasi
VDSsat
VDSsat parameter devais vsat  m n
L
Karakteristik iDS-vDS MOS
Submikron
 Arus dibatasi oleh adanya saturasi kecepatan
elektron (saturasi tegangan drain source).
W  1 
iD  m n CoxvDS VGS  Vt  vDS 
L  2 
W  1 
I Dsat  mn CoxVDSsatVGS  Vt  VDSsat 
L  2 
 1 
I Dsat  WCoxvsat VGS  Vt  VDSsat 
 2 
Kurva iDS-vDS MOS Submikron
 Ada 4 area (region): cut-off, triode, saturasi, saturasi kecepatan
 Dengan memperhitungkan l
 
CoxVDSsatVGS  Vt  VDSsat 1  lvDS 
W 1
I Dsat  mn
L  2 
Kurva iDS-vGS MOS Submikron
 Kurva mengikuti bentuk linier pada saat saturasi
kecepatan
Konduksi Subthreshold
 Bila tegangan di bawah
ambang batas arus drain
tidak nol sepenuhnya tetapi
mengikuti persamaan jumlah
elektron bebas
vGS
iD  I S e nVT
 Arus naik 10x setiap

kenaikan 2,3nVT (ingat
model arus dioda reverse-
bias)
Perkawatan dan interkoneksi
 Resistansi kawat tidak kol menyebabkan ada
perbedaan tegangan VDD pada rangkaian dalam IC
Perkawatan dan interkoneksi
 Perkawatan dengan resistansi tidak nol juga
membuat sifat resistif-kapasitif dan ikut menentukan
delay propagasi
Tahap Output dan Penguat
Daya
Pendahuluan
 Isu penting pada penguat daya

– Isu distorsi dan THD
– Isu termal junction
– Isu devais daya
Klasifikasi Tahap Output
 Dilihat pada arus kolektor
Kelas A Kelas AB
Kelas C
Kelas B
Klasifikasi Tahap Output
 Kelas A: bias membuat sinyal maksimum dan minimum
selalu ada arus kolektor, linier tapi tak efisien
 Kelas B: bias hanya membuat dinyal positif atau negatif
yang diperkuat, dihubungkan push-pull agar lengkap, VBE
membuat distorsi cross over, efisiensi baik
 Kelas AB: seperti kelas B tetapi bias ditambah sedikit
untuk menghindari distorsi cross over, efiensi masih baik
 Kelas C: bias sengaja dibuat untuk memperkuat sebagian
puncak saja, sinyal di-recover dengan filter (dari
spektrumnya), efisiensi sangat baik
Tahap Output Kelas A
 Prinsip:  Contoh rangkaian
Transistor Q2 membuat arus
negatif pada beban
Transistor Q1 menambahkan
arus pada beban
 Fungsi transfer
vO  vI  vBE1
 Jangkauan Tegangan
vO max  VCC  VCE1sat
vO min   I RL
vO min  VCC  VCE 2 sat

 Kurva karakteristik transfer
 Arus bias
 VCC  VCE 2 sat
I
RL
Bentuk Gelombang Kelas A
 Bila VCE sat diabaikan,
arus I dibuat maksimum
maka
VCC
I
RL
 Disipasi daya sesaat

(gambar d)
PD1  vCE1iC1
Efisiensi Kelas A
 Efisiensi tahap penguat  Efisiensi diperoleh
daya beban PL  1 Vô2 1  Vô  Vô 
     
daya catu PS  4 IRLVCC 4  IRL  VCC 

 Dengan output sinusoid
tegangan puncak V̂o daya  Secara umum
beban Vô  VCC
Vô  IRL
Vô
2

 
1 Vô
2
 2  sehingga efisiensi maks
PL  
RL 2 RL (25%) bila
 Daya catu tetap Vô  VCC  IRL
PS  2VCC I Riil: dipilih 10-20%

Tahap Output Kelas B
Rangkaian dan Cara Kerja Kelas B
 Bila vI>0,5V QN konduksi

arus mengalir dari QN ke
beban
 Bila VI<-0,5 QP konduksi arus
mengalir dari beban ke QP
 Prinsip push-pull untuk
melengkapi fasa positif dan
negatif
 Saat amplituda tegangan vI
rendah (kurang dari
tegangan cut-in) kedua
transistor cut-off
Karakteristik Transfer Kelas B
Bentuk Gelombang Output Kelas B
Efisiensi Kelas B
 Dengan mengabaikan  Daya total dari catu daya
distorsi cross-over
2Vô
(tegangan cut-in nol), daya PS  VCC
RL
beban ˆ2
1 Vo  Efisiensi
PL 
2 RL
Vô2
2 RL Vô
Arus puncak dari catu daya  
2Vô

4VCC
Vô Vô
VCC
RL
atau arus rata-rata R
maksimum   
RL L
dan daya dari catu daya 4

saat Vô  VCC dengan daya
Vô
PS   PS   VCC maksimum 1V
RL PL  CC
2 RL
Disipasi Daya Kelas B
 Daya disisipasi sebagai  Daya disipasi maksimum
panas 2
2VCC
PD  PS  PL PD max  2
 RL
2Vô 1 Vô2 dengan
PD  VCC 
RL 2 RL 2
VCC
PDN max  PDP max  2
masing-masing transistor  RL
akan mendapat disipasi
1
PDN  PDP  PD
2
 Tegangan puncak untuk
disipasi maksimum
2
Vô  VCC
PD max 
Disipasi pada Kelas B
Memperkecil Distorsi Cross-Over
 Prinsip mudah gunakan umpan balik menggunakan

opamp
Operasi dengan Catu Tunggal
 Gunakan kapasitor kopling untuk beban, bias rangkaian pada
VB=VCC
Tahap Output Kelas AB
 Arus pada kedua transistor
VBB
i N  iP  I Q  I S e 2VT
 Tegangan output
VBB
vO  vI   VBEN
2
 Arus pembentuk tegangan
i N  iP  iL
 Hubungan arus ditentukan
dari vBEN  vEBP  VBB
I   IP   IQ 
VT ln  N   VT ln    2VT ln  
 IS   IS   IS 
I  iL I N  I  0
2 2 I N I P  I Q2
N Q
Kurva Karakteristik Transfer Kelas
AB
Resistansi Output
 Resistansi output adalah
Rout  reN || reP
VT VT
reN  reP 
iN iP
sehingga
VT VT VT
Rout  || 
i N iP i N  iP
Bias Kelas AB dengan Dioda
Bias Kelas AB dengan Pengali VBE
 Dari arus pada R1

VBE1
IR 
R1
VBB  I R R1  R2 
 R 
VBB  VBE 1  2 
 R1 
 Arus bias
I C1  I BIAS  I R
I 
VBE1  VT ln  C1 
 I S1 
Bias Kelas AB dengan Pengali VBE
 Alternatif implementasi
diskrit
Disipasi dan Isu Termal
Transistor Daya (BJT)
 Transistor pada penguat  Transistor daya perlu dijaga
akhir memperoleh daya agar temperatur tidak
disipasi besar yang melebihi batas tersebut
mempengaruhi suhu
junctionnya
 Ada batar suhu maksimum
agar tidak terjadi kerusakan
Resistansi Termal
 Perbedaan suhu junction TJ dan ambient (ruang) TA dapat
dimodelkan dengan resistansi termal  JA antara junction dengan
ambient .
 Resistansi termal tersebut menghalangi daya disipasi terlepas ke
ambient dan menyebabkan selilih suhu
TJ  TA   JA PD
Disipasi Daya dan Suhu
 Spesifikasi suhu maksimum
junction Tjmax adalah batas suhu
junction tanpa daya disipasi
 Spesifikasi daya disipasi maksimum
PD0 adalah batas daya disipasi pada
suhu ambient TA0 (25oC)
TJ max  TA0
 JA 
PD 0
 Perhitungan disipasi terbesar yang  Aplikasi transistor daya harus

dapat diterima pada suhu ambient memperhatikan disipasi terbesar
TA tertentu ditentukan oleh pada suhu kerjanya
resistansi termal dan selisih suhu
junction dengan ambient
TJ max  TA
PD max 
 JA
Casing dan Heat Sink
 Transistor daya diberikan
casing yang memudahkan
terjadinya perpindahan panas
(resistansi termal rendah)
 Transistor sering juga diberikan
penyerap panas dari silikon
dan pelepas panas ke udara,
disebut heat sink
Model Termal Transistor Daya dengan
Heat Sink
 Resistansi termal antara
junction dan ambient JA
dapat dinyatakan
 JA   JC  CA
 Tersistansi termal antara

casing dengan ambient SA
CA  CS   SA
 Model termal untuk

transistor dari junction
hingga ambient dapat
digambarkan
Menentukan Batas Aman
 Selisih suhu junction –
ambient
TJ  TA  PD 0  JC  CS   SA 
 Resistermal digunakan
untuk aturan menurunkan
rating (derating rule) daya
maksimum
TJ max  TC
PD max 
 JC
Contoh 11.8
 Transistor mempunyai Carilah
spesifikasi TJmax 150oC dan a. Daya maksimum saat
dapat memdisipasikan daya transistor digunakan pada
maksimum 40W pada TC udara bebas TA=50oC
25oC dan 2W pada TA 25oC. b. Daya maksimum saat
Di atas suhu tersebut, harus ambient 50oC tetapi
diturunkan secara linier menggunakan heat sink
dengan JC=3,12oC/W dan CS=0,5oC/W dan
JA=62,5oC/W SA=4oC/W, tentukan juga
temperatur casing
c. Daya maksimum ubtuk
heatsink tak hingga dengan
ambient 50oC
Contoh 11.8
a. Daya maks transistor di udara  Model rangkaian termal,
bebas menghitung temperatur (b)
T  TC 150  50
PD max  J max   1,6W
 JA 62,5
b. Daya maks transistor dengan
heat sink
 JA   JC  CS   SA
 JA  3,12  0,5  4  7,620 C / W
150  50
PD max   13,1W
7,62
c. Daya maks transistor dengan
heat sink tak hingga T  TC 150  50
(CA=0oC/W ) PD max  J max   32W
 JC 3,12
Daerah Kerja Aman BJT
1. Arus maksimu kolektor (pemanasan kawat emas ke silikon)
2. Disipasi daya pada transistor (hiperbola karena PDmax=vCEiC)
3. Breakdown pada junction basis-emitor
4. Breakdown pada junction kolektor-emitor
Nilai Parameter Transistor Daya
1. Hubungan arus tegangan faktor idealitas dua kali hingga

vBE
iC  I S e 2VT
2. Penguatan arus b rendah 30-80 bahkan hanya 5 dan sangat

bergantung temperatur
3. Pada arus besar rp rendah hingga rx menjadi lebih berpengaruh
4. Frekuensi transisi fT rendah, kapasitansi Cm besar terlebih lagu Cp
5. Arus ICB0 besar mingga orde puluhan mikroampere dan naik dua kali
lipat setiap perubahan 10oC
6. Tegangan breakdown BVCE0 bernilai 50-100V bahkan sampai 500V
7. Arus ICmax besar bergantung transistor hingga ratusan amper

Elektronika EL2005 UTS 2 ITB

Diunggah oleh

Informasi Dokumen

Hak Cipta

Format Tersedia

Bagikan dokumen Ini

Bagikan atau Tanam Dokumen

Opsi Berbagi

Apakah menurut Anda dokumen ini bermanfaat?

Apakah konten ini tidak pantas?

Hak Cipta:

Format Tersedia

Elektronika EL2005 UTS 2 ITB

Diunggah oleh

Hak Cipta:

Format Tersedia

MOS Field-Effect

©2012 Mervin T Hutabarat

 Nilai Tipikal Teknologi Saat

 Kedalaman kanal tidak sama

©2012 Mervin T Hutabarat

Muatan tersimpan dalam

Muatan tersimpan dalam

Medan listrik pada

Laju elektron (drift)

iD dx  n Cox W vGS  v( x)  Vt dvx 

Integrasi dengan batas source

 iD dx   n Cox W vGS  v( x)  Vt dvx 

Untuk saturasi vDsat  vGS  Vt arus drain menjadi iD 

Daerah kerja: cut-off, trida, saturasi

 FET saturasi karena VDS > VGS-Vt

VS  VG  VGS  0  1,2  1,2V

VS  VSS  1,2   2,5

 Transistor saturasi karena VD=VG

 Tegangan batas saturasi

 Untuk I D1  0,89mA VGS  VG  VS  5  6I D  5  6  0,89  0,34V

VDS > VGS-Vt asumsi benar

VSG  Vtp  VOV  1  1  2V

I DN  I DP  1m  2,5  1  1,125mA

 Cara sama dengan

 Saat input vGS naik dan vDS

 Pilih titik kerja DC pada keadaan arus tidak ditentukan tegangan

VDS  VDD  kn VGS  Vt  RD

Sinyal input lengkap

Av  kn VGS  Vt RD

VDS  1,8  0,08 17,5  0,4V

vDS  vGS max  Vt

©2012 Mervin T Hutabarat

 Agar linier harus dijaga saturasi

 Tegangan gate-source  Arus Drain iD  I D  id

 Untuk sinyal kecil g m  kn VGS  Vt   knVOV

atau g m  kn' W vGS  Vt   kn' W VOV

kn’(W/L)=0,25mA/V2 Vt=1,5V VA=50V

1 Menentukan titik kerja

Langkah analisis VGS  VDS VG  VD

ekivalen rangkaian sinyal

2 Menghitung parameter model rangkaian

3 Menyusun rangkaian ekivalen sinyal kecil

vDS min  vGS max  Vt

VDS  Av vˆi  VGS  vˆi  Vt

 Dari hasil sebelumnya

 Analisis sinyal kecil langsung

mnCox VGS  Vtn 2

VOV  1V VGS  VOV  Vt  1  1  2V VG  VGS  VS  2  5  7V

I D  1 7  VS  1,5   5,5  VS 

VGS  VOV  Vt  1  1,5  2,5

VD  VDD  I D RD  10  0,5 15  2,5V

Vt 0 tegangan threshold pada VSB  0  Si  11,7 0

Frekuensi Rendah Frekuensi Tinggi

 Frekuensi Rendah Penguatan Tegangan berupa HPF

 Pendekatan STC (single time constant)

 Menentukan frekuensi 3dB bawah

4. Overlap Gate-Source dan Gate-drain

dimana Csb0 dan Cdb0 adalah kapasitansi junction

Source-Body terhubung singkat

 Kapasitansi Junction Base-Emitter Cje

 Kapasitansi Junction Base-Collector C

Vo  g mvgs RL'

 Penguatan frekuensi tengah

 Penguatan fekuensi tengah