Pengertian

Gerbang dasar adalah komponen

sederhana yang tidak bisa menyimpan nilai.
BAB III Rangkaian sederhana yang dapat
FLIP-FLOP menyimpan nilai adalah rangkaian
sekuensial yaitu rangkaian yang salah satu
masukannya merupakan keluaran dari
sistem tersebut. Rangkaian sekuensial
tersebut adalah flip-flop yang dapat
menyimpan nilai 1 bit.

Nilai yang terdapat dalam flip-flop akan tetap Flip Flop Set-Reset (SR-Flip Flop)
tersimpan walaupun sinyal masukannya
tidak aktif. SR-Flip Flop dibangun dari gerbang NAND
dengan 2 buah masukan yaitu S untuk Set
dan R untuk Reset.
Flip-flop memiliki 2 nilai keluaran yang satu
sama lain nilainya berkebalikan (Q dan Q’). S
Q
Kombinasi beberapa flip-flop membentuk
satu fungsi dinamakan Register.
R Q

1
Sinyal SR yang masuk ke dalam flip flop dapat • Jika masukan SR bernilai 01, apa pun
memiliki 4 kemungkinan kondisi yaitu 00, 01, kondisi sebelumnya, Q akan bernilai 0.
10 dan 11. • Jika masukan SR bernilai 10, apa pun
kondisi sebelumnya, Q akan bernilai 1.
Masukan SR
• Kalau masukan SR bernilai 11, maka akan
00 01 10 11
menyebabkan keluaran Q tidak pasti,
Kondisi Q 0 0 0 1 * tergantung sinyal mana yang datang lebih
1 1 0 1 * cepat. Kondisi ini disebut kondisi pacu
(race condition).
Berdasar tabel kebenaran di atas dapat
dibaca bahwa : Simbol Flip Flop : Set S Q Normal

• Jika masukan SR bernilai 00 maka Kondisi

Q akan tetap seperti semula. Reset R Q Komplementer

• Flip Flop SR bekerja secara asinkron. Nilai S

S dan R dapat berubah kapan saja dan Q
dalam tempo yang tidak bersamaan. Detak
(Clock) ditambahkan pada sisi masukan CLK
untuk menjaga masukan agar bekerja Q
dalam tenggang waktu yang bersamaan.
R
Dengan ini Flip Flop SR lebih stabil. Pada
saat detak bernilai 0, tidak ada perubahan Simbol Flip-Flop SR yang ditambah Clock
sinyal yang masuk dalam Flip Flop. Set
S Q Normal

Detak CK

Reset R Q Komplementer

2
 Flip Flop Data (D-Flip Flop) • Flip Flop D dirancang untuk menyimpan
satu bit 0 atau 1.
Kelebihan flip flop adalah dapat menyimpan
• Tabel Kebenaran dari Flip Flop D :
nilai 1 bit pada jalur keluarannya, kelebihan
ini menyebabkan flip flop digunakan sebagai CK D Q
memori. D 0 φ NC
Q 1 0 0
1 1 1
CLK • Flip Flop D akan bekerja jika nilai CK = 1.
Q Pada saat CK tidak aktif, maka apa pun
nilai D nilai Flip Flop tidak berubah (NC, No
Change)

• Simbol Flip Flop D adalah : • Pada saat terjadi perubahan detak dari 0 ke
Data 1 maka gerbang-gerbang akan aktif dan
D Q Normal
nilai D akan masuk ke dalam flip flop.
Detak CLK • Perubahan flip flop yang dipicu oleh
perubahan tegangan detak dari 1 ke 0
Q Komplementer
disebut pemicuan tepi (edge triggering).
Pemicuan terjadi pada awal pulsa naik.
• Clock adalah pulsa yang senantiasa
Proses ini disebut pemicuan tepi positif.
berubah nilainya dari 0 ke 1 atau
sebaliknya. Detak memiliki frekuensi. D
Perubahan detak inilah yang dijadikan CLK
pemicu bagi komponen flip flop untuk
berubah. Q

3
• Preset dan Clear adalah dua bua jalur yang
ditambahkan pada flip flop untuk
mengendalikan nilai flip flop tanpa harus
menunggu detak.
• Pengaktifan Preset menyebabkan nilai flip
flop berubah langsung menjadi 1, apa pun
kondisi sebelumnya. Pengaktifan Clear
menyebabkan nilai flip flop berubah
langsung menjadi 0.
• Nilai preset dan Clear tidak boleh sama-
sama rendah karena akan menyebabkan
kondisi pacu.
• Bila Preset bernilai 0 dan Clear bernilai 1
maka isi flip flop akan di-reset.
• Jika Preset bernilai 1 dan Clear bernilai 0
makak isi flip flop akan di-set.
• Simbol Flip Flop D dengan Pemicuan Tepi
Positif sebagai berikut :
D PR Q
CLK
CLR Q

PRESET Flip Flop J-K (JK-Flip Flop)

Pada flip flop JK dibuat jalur balik dari
masing-masing keluaran Q dan Q’ menuju
gerbang masukan NAND.
Q

CLK J
Q
Q
CLK

D Q
CLEAR K

4
• Nama flip flop JK diambil untuk • Tabel Kebenaran Flip Flop JK
membedakan dengan masukan pada flip
flop SR karena ada perubahan jalur balik di Masukan Keluaran
atas. Secara umum cara kerja flip flop JK J K CLK Q
sama dengan flip flop SR. Perbedaannya
pada saat JK bernilai 11 yang 0 0 Naik Q (tidak berubah)
menyebabkan keluaran berubah (1
0 0 1 Naik 0
dan 0
1) atau toggle. 1 0 Naik 1
• Flip flop JK memiliki 2 masukan yang 1 1 Naik Q’ (komplemen)
biasanya ditandai dengan huruf J dan K.
φ φ Turun Q (tidak berubah)

Artinya saat sinyal detak berada pada

Flip Flop JK Master dan Slave
kondisi naik, Master akan aktif sedangkan
• Flip flop Master dan Slave dibangun agar Slave tidak dan sebaliknya.
kerja flip-flop JK lebih stabil yaitu dengan
menggabungkan dua buah flip flop JK.
J PR Q J PR Q
• Flip flop pertama disebut Master dan flip
flop kedua disebut Slave.
CLK CLK
• Master merupakan flip flop yang diatur
oleh sinyal pendetak pada saat naik K Q K Q
CLR CLR
(positif), sedangkan Slave merupakan flip
flop yang diatur oleh sinyal pendetak pada
saat turun (negatif).

5
 Flip Flop Toggle (T Flip Flop) • Pada saat clock naik maka kondisi keluaran
Q tergantung masukan T. Kondisi keluaran
Q berubah-ubah (toggle) dicapai pada saat
Flip Flop T adalah masukan T bernilai 1. Jika CLK turun maka
kondisi khusus dari tidak ada perubahan pada flip flop.
flip flop JK. T J PR Q
• Simbol Flip Flop T :
Masukan T dihubung-
kan dengan JK CLK T PR Q
sekaligus. Pada flip
flop T, J dan K akan
K CLR Q
CLK
bernilai sama 00 atau
11. CLR Q

• Tabel Kebenaran dari Flip Flop T

Masukan Keluaran
T CLK Q
0 Naik Q (tidak berubah)
1 Naik Q’ (komplemen)
φ Naik Q (tidak berubah)