250 Bab 8

sebagai respons terhadap pulsa siklus tugas yang berbeda dari detektor fasa. Dengan
fase 468,75-Hz
frekuensi detektor, respons loop menjadi lebih lambat. Untuk frekuensi yang lebih
cepat
perubahan, frekuensi yang jauh lebih tinggi harus digunakan. Untuk spektrum
tersebar dan di beberapa satelit-
aplikasi ringan, frekuensi harus berubah dalam beberapa mikrodetik atau kurang,
membutuhkan
frekuensi referensi yang sangat tinggi.
Untuk mengatasi masalah ini, desainer synthesizer PLL frekuensi tinggi dibuat
khusus
Pembagi frekuensi IC, seperti yang digambarkan pada Gambar 8-12. Ini dikenal
sebagai a
pecahan N pembagi PLL. Output VCO diterapkan ke variabel-modulus pres-
pembatas kaler. Itu terbuat dari logika yang digabungkan emitor atau sirkuit CMOS.
Ini dirancang untuk dimiliki
dua rasio pembagi, M dan M 1 1. Beberapa pasangan rasio yang umum tersedia adalah
10/11, 64/65,
dan 128/129. Mari kita asumsikan penggunaan penghitung 64/65. Rasio pembagi aktual
ditentukan
ditambang oleh input kontrol modulus. Jika input ini biner 0, prescaler membagi
dengan M,
atau 64; jika input ini adalah biner 1, prescaler membagi dengan M 1 1, atau 65.
Seperti yang ditunjukkan Gambar 8-12,
kontrol modulus menerima masukannya dari keluaran pencacah A. Pencacah A dan N
adalah
penghitung mundur yang dapat diprogram digunakan sebagai pembagi frekuensi. Rasio
pembagi sudah diatur sebelumnya
penghitung setiap kali siklus pembagi penuh tercapai. Rasio ini sedemikian rupa
sehingga N. SEBUAH.
Input hitungan ke setiap pencacah berasal dari output dari variabel-modulus
prescaler.
Siklus pembagi dimulai dengan mengatur penghitung mundur ke A dan N dan mengatur
prescaler ke M 1 1 5 65. Frekuensi input dari VCO adalah f
Hai
. Masukan ke
penghitung mundur adalah f
Hai
/ 65. Kedua penghitung mulai menghitung mundur. Karena A adalah negara yang lebih
pendek
ter dari N, A akan menurun ke 0 pertama. Jika ya, keluaran detect-0-nya menjadi
tinggi,
mengubah modulus prescaler dari 65 menjadi 64. Penghitung N awalnya dihitung
turun dengan faktor A, tetapi terus menghitung mundur dengan masukan f
Hai
/ 64. Kapan itu
mencapai 0, kedua penghitung mundur telah disetel lagi, prescaler modulo ganda
diubah
kembali ke rasio pembagi 65, dan siklus dimulai kembali.
Rasio pembagian total R dari pembagi lengkap pada Gambar 8-12 adalah R 5 MN 1 A.
If
M 5 64, N 5 203, dan A 5 8, rasio pembagi total adalah R 5 64 (203) 1 8 5 12.992 1

8 5 13.000. Frekuensi keluaran adalah f

Hai
5 Rf
r
5 13.000 (30.000) 5 390.000.000 5
390 MHz.
Setiap rasio pembagi dalam kisaran yang diinginkan dapat diperoleh dengan memilih
yang sesuai
nilai preset untuk A dan N. Selanjutnya, pembagi ini mengukur rasio pembagi satu
bilangan bulat pada a
waktu sehingga peningkatan langkah pada frekuensi keluaran adalah 30 kHz, seperti
yang diinginkan.
Sebagai contoh, asumsikan bahwa N ditetapkan ke 207 dan A ditetapkan ke 51.
Pembagi total
rasionya adalah R 5 MN 1 A 5 64 (207) 1 51 5 13.248 1 51 5 13.299. Output baru fre-
quency adalah f
Hai
5 13.299 (30.000) 5 398.970.000 5 398,97 MHz.
Jika nilai A diubah dengan 1, menaikkannya menjadi 52, rasio pembagian baru adalah
R 5 MN 1 A 5
64 (207) 1 52 5 13.248 1 52 5 13.300. Frekuensi baru adalah f
Hai
5 13.300 (3.000) 5
399.000.000 5 399 MHz. Perhatikan bahwa dengan perubahan selisih A sebesar 1, R
diubah oleh
Pembagi N pecahan
Gambar 8-12 Menggunakan variabel-modulus prescaler di pembagi frekuensi PLL.
M
M 1
Masukan dari VCO
f
Hai
A
N
Prescaler
Modulus
kontrol Deteksi nol
Prasetel A
Preset N
Penghitung mundur
Keluaran f
r
(ke detektor fase)
Preset
Pemancar Radio 251
1 dan frekuensi keluaran akhir meningkat sebesar 30-kHz (0,03-MHz), dari
398,97 hingga 399 MHz.
Nilai preset untuk N dan A dapat dipasok oleh hampir semua sumber digital paralel
tetapi biasanya dipasok oleh mikroprosesor atau disimpan dalam ROM. Meskipun ini
jenis rangkaian itu kompleks, ia mencapai hasil yang diinginkan dari langkah
keluaran fre-
quency secara bertahap sama dengan input referensi ke detektor fasa dan
memungkinkan
frekuensi referensi tetap tinggi sehingga terjadi penundaan perubahan pada
frekuensi keluaran
lebih pendek.
Contoh 8-3
Sebuah penyintesis frekuensi memiliki osilator referensi kristal 10 MHz diikuti
oleh a
pembagi dengan faktor 100. Variabel-modulus prescaler memiliki M 5 31/32. Sebuah
dan N down-counters masing-masing memiliki faktor 63 dan 285. Apa itu synthesizer
frekuensi keluaran?
Sinyal masukan referensi ke detektor fasa adalah
10 MHz
100
5 0,1 MHz 5 100 kHz
Faktor pembagi total R adalah
R 5 MN 1 A 5 32 (285) 1 63 5 9183
Output dari pembagi ini harus 100 kHz agar sesuai dengan sinyal referensi 100-kHz
mencapai kunci. Oleh karena itu, masukan ke pembagi, keluaran dari VCO, adalah R
kali
100 kHz, atau
f
Hai
5 9183 (0,1 MHz) 5 918,3 MHz
Contoh 8-4
Tunjukkan bahwa langkah tersebut mengubah frekuensi output untuk penyintesis di
Contoh 8-3 sama dengan rentang referensi detektor fasa, atau 0,1 MHz.
Mengubah faktor A satu kenaikan menjadi 64 dan menghitung ulang hasil keluaran
R 5 32 (285) 1 64 5 9184
f
Hai
5 9188 (0,1 MHz) 5 918,4 MHz
Kenaikannya adalah 918,4 2 918,3 5 0,1 MHz.
Sintesis Digital Langsung
Bentuk sintesis frekuensi yang lebih baru dikenal sebagai sintesis digital langsung
(DDS). A DDS
synthesizer menghasilkan keluaran gelombang sinus secara digital. Frekuensi
keluaran dapat divariasikan
kenaikan tergantung pada nilai biner yang dipasok ke unit oleh penghitung,
register, atau
mikrokontroler tertanam.
Sintesis digital langsung
252 Bab 8
Gambar 8-13 Konsep dasar sumber frekuensi DDS.
ROM
(sinus
meja)
Konverter D / A LPF
Sinus
gelombang
out put
Alamat
Jam
Penghitung (atau
daftar)
Gambar 8-14 Menggeser gelombang sinus ke arus searah.
0
1
1
0 90 180 270 360
(0)
(a) Gelombang sinus standar
1
2
0
0 90 180 270 360
(0)
(b) Gelombang sinus bergeser
Konsep dasar synthesizer DDS diilustrasikan pada Gambar 8-13. A hanya-baca
memori (ROM) diprogram dengan representasi biner dari gelombang sinus. Ini adalah
nilai yang akan dihasilkan oleh konverter analog-ke-digital (A / D) jika analog
gelombang sinus didigitalkan dan disimpan dalam memori. Jika nilai biner ini
diumpankan ke a
Pemancar Radio 253
Konverter digital-ke-analog (D / A), output dari konverter D / A akan berundak
perkiraan gelombang sinus. Filter low-pass (LPF) digunakan untuk menghilangkan
high-
konten frekuensi dekat frekuensi clock, sehingga menghaluskan output ac menjadi
hampir
gelombang sinus yang sempurna.
Untuk mengoperasikan sirkuit ini, pencacah biner digunakan untuk memasok kata
alamat ke
ROM. Sinyal jam langkah penghitung yang memasok alamat yang meningkat secara
berurutan
ROM. Nomor biner yang disimpan dalam ROM diterapkan ke konverter D / A, dan
gelombang sinus melangkah dihasilkan. Frekuensi jam menentukan frekuensi
gelombang sinus.
Untuk menggambarkan konsep ini, asumsikan ROM 16 kata di setiap lokasi penyimpanan
memiliki alamat 4-bit. Alamat disediakan oleh pencacah biner 4-bit yang
diperhitungkan
dari 0000 hingga 1111 dan daur ulang. Tersimpan dalam ROM adalah bilangan biner
mewakili-
Nilai yang merupakan sinus dari sudut tertentu dari gelombang sinus yang akan
dihasilkan. Sejak
gelombang sinus 360 ° panjangnya, dan karena pencacah 4-bit menghasilkan 16 alamat
atau
kenaikan, nilai biner mewakili nilai sinus pada peningkatan 360/16 5 22,5 °.
Asumsikan lebih lanjut bahwa nilai sinus ini direpresentasikan dengan presisi 8
bit. Itu
Nilai sinus biner 8-bit diumpankan ke konverter D / A, di mana mereka diubah
menjadi pro-
tegangan portional. Jika konverter D / A adalah unit sederhana yang hanya mampu
menghasilkan tegangan output dc,
itu tidak dapat menghasilkan nilai tegangan negatif seperti yang dipersyaratkan
oleh gelombang sinus. Oleh karena itu, kami
akan menambah nilai sinus yang disimpan dalam ROM nilai offset yang akan
menghasilkan gelombang sinus
keluaran, tetapi bergeser sehingga semuanya positif. Misalnya, jika kita ingin
menghasilkan gelombang sinus
dengan nilai puncak 1-V, gelombang sinus akan bervariasi dari 0 hingga 11, lalu
kembali ke 0, dari 0
ke 21, dan kemudian kembali ke 0, seperti yang ditunjukkan pada Gambar 8-14 (a).
Kami menambahkan biner 1 ke bentuk gelombang
sehingga output dari konverter D / A akan muncul seperti yang ditunjukkan pada
Gambar 8-14 (b). D / A
keluaran konverter akan menjadi 0 pada nilai negatif puncak dari gelombang sinus.
Nilai 1 ini
ditambahkan ke setiap nilai sinus yang disimpan dalam ROM. Gambar 8-15 menunjukkan
alamat ROM, file
sudut fasa, nilai sinus, dan nilai sinus ditambah 1.
Jika penghitung mulai menghitung nol, nilai sinus akan diakses secara berurutan
dari ROM dan diumpankan ke konverter D / A, yang menghasilkan perkiraan bertingkat
gelombang sinus. Bentuk gelombang yang dihasilkan (merah) untuk satu hitungan
lengkap penghitung adalah
ditunjukkan pada Gambar 8-16. Jika jam terus menghitung, penghitung akan mendaur
ulang dan sinus
Siklus keluaran gelombang akan berulang.
Hal penting yang perlu diperhatikan adalah bahwa penyintesis frekuensi ini
menghasilkan satu penyintesis lengkap
siklus gelombang sinus untuk setiap 16 pulsa clock. Alasannya adalah karena kami
menggunakan 16 sinus
Gambar 8-15 Alamat dan nilai sinus untuk DDS 4-bit.
ALAMAT SUDUT (DERAJAT) SINI SINE 1
0000 90 2
0001 112.5 1.924
0010 135 1.707
0011 157.5 1.383
0100 180 1
0101 202,5 0,617
0110 225 0.293
0111 247,5 0,076
1000 270 0
1001 292,5 0,076
1010 315 0,293
1011 337,5 0,617
1100 360 1
1101 22.5 1.383
1110 45 1.707
1111 67.5 1.924
0000 90 2 1
0,924
0.707
0,383
0
0,383
0.707
0,924
1
0,924
0.707
0,383
0
0,383
0.707
0,924
1
</s> </s> </s> </s> </s> </s> </s> </s> </s> </s> </s> </s> </s> </s> </s> </s>
</s> </s> </s> </s> </s> </s> </s> </s> </s> </s> </s> orang </s>
SENANG MENDENGARNYA
Konten frekuensi tinggi di dekat
frekuensi clock dari D / A con-
verter harus dihapus dari
bentuk gelombang. Filter low-pass adalah
digunakan untuk mencapai ini, dan a
hasil gelombang sinus halus.
254 Bab 8
nilai untuk membuat satu siklus gelombang sinus di ROM. Untuk mendapatkan
representasi yang lebih akurat
sentasi gelombang sinus, kita bisa menggunakan lebih banyak bit. Misalnya jika kita
pernah menggunakan
pencacah 8-bit dengan 256 status, nilai sinus akan diberi jarak setiap 360/256 5
1,4 °,
memberikan representasi gelombang sinus yang sangat akurat. Karena hubungan ini,
frekuensi keluaran gelombang sinus f
0
5 frekuensi clock f
clk
/ 2
N
, di mana N sama
ke jumlah bit alamat di ROM.
Jika frekuensi clock 1 MHz digunakan dengan pencacah 4-bit kami, output gelombang
sinus
frekuensi akan
f
0
5 1.000.000 / 2
4
5 1.000.000 / 16 5 62.500 Hz
Pendekatan bertahap dari gelombang sinus kemudian diterapkan pada filter low-pass
dimana
komponen frekuensi tinggi dihilangkan, meninggalkan gelombang sinus distorsi
rendah.
Satu-satunya cara untuk mengubah frekuensi dalam penyintesis ini adalah dengan
mengubah frekuensi
quency. Pengaturan ini tidak masuk akal mengingat fakta bahwa kita menginginkan
milik kita
keluaran synthesizer memiliki presisi dan stabilitas osilator kristal. Untuk
mencapai ini, jam
osilator harus dikontrol dengan kristal. Pertanyaannya kemudian menjadi, Bagaimana
Anda dapat memodifikasi ini
sirkuit untuk mempertahankan frekuensi clock konstan dan juga mengubah frekuensi
secara digital?
Metode yang paling umum digunakan untuk memvariasikan frekuensi keluaran
penyintesis adalah dengan
ganti penghitung dengan register yang isinya akan digunakan sebagai alamat ROM tapi
juga salah satu yang bisa dengan mudah diubah. Misalnya, dapat dimuat dengan alamat
dari mikrokontroler eksternal. Namun, di sebagian besar sirkuit DDS, register ini
digunakan di
hubungannya dengan penjumlah biner, seperti yang ditunjukkan pada Gambar 8-17.
Output dari address regis-
ter diterapkan ke penjumlah bersama dengan nilai input biner konstan. Nilai konstan
ini
juga bisa diubah. Output dari penambah diumpankan kembali ke register. The combina-
tion dari register dan adder umumnya disebut sebagai akumulator. Sirkuit ini
diatur sehingga pada saat terjadinya setiap pulsa clock, konstanta C ditambahkan ke
nilai sebelumnya dari isi register dan jumlahnya disimpan kembali di register
alamat. Itu
nilai konstan berasal dari register kenaikan fase, yang pada gilirannya
mendapatkannya dari
mikrokontroler tertanam atau sumber lain.
Aki
Gambar 8-16 Bentuk gelombang keluaran dari DDS 4-bit.
0
0.1
0.2
0.3
0.4
0,5
0.6
0.7
0.8
0.9
1.0
1.1
1.2
1.3
1.4
1.5
1.6
1.7
1.8
1.9
2.0
90 90 180270360
(0)
N 1
N 4
N 2
SENANG MENDENGARNYA
Frekuensi keluaran f
0
sama
frekuensi clock f
clk
terbagi
oleh 2
N
, dengan N adalah bilangan
bit alamat di ROM.
Pemancar Radio 255
Untuk menunjukkan bagaimana rangkaian ini bekerja, asumsikan bahwa kita
menggunakan register akumulator 4-bit
dan ROM yang sama yang dijelaskan sebelumnya. Asumsikan juga bahwa kita akan
menetapkan nilai konstanta
ke 1. Karena alasan ini, setiap kali pulsa clock terjadi, 1 ditambahkan ke konten
daftar. Dengan register awalnya diset ke 0000, pulsa clock pertama akan menyebabkan
register
ke increment ke 1. Pada pulsa clock berikutnya register akan bertambah menjadi 2,
dan seterusnya. Sebagai
Akibatnya, pengaturan ini bertindak seperti penghitung biner yang dijelaskan
sebelumnya.
Sekarang asumsikan bahwa nilai konstanta adalah 2. Ini berarti bahwa untuk setiap
pulsa clock, the
nilai register akan bertambah 2. Mulai dari 0000, isi register akan menjadi
0, 2, 4, 6, dan seterusnya. Melihat tabel nilai sinus pada Gambar 8-15, Anda dapat
melihat bahwa
nilai keluaran ke konverter D / A juga menggambarkan gelombang sinus, tetapi
gelombang sinus sedang
dihasilkan pada kecepatan yang lebih cepat. Alih-alih memiliki delapan nilai
amplitudo mewakili
nilai puncak ke puncak gelombang sinus, hanya empat nilai yang digunakan. Lihat
Gambar 8-16, yang mana
mengilustrasikan seperti apa keluarannya (kurva biru). Outputnya, tentu saja,
melangkah
perkiraan gelombang sinus, tetapi selama siklus lengkap penghitung dari 0000
melalui 1111, dua siklus gelombang sinus keluaran terjadi. Outputnya memiliki lebih
sedikit langkah dan
adalah representasi yang lebih kasar. Dengan filter low-pass yang memadai,
keluarannya berupa gelombang sinus
yang frekuensinya dua kali lipat dari yang dihasilkan oleh rangkaian dengan input
konstan 1.
Frekuensi gelombang sinus selanjutnya dapat disesuaikan dengan mengubah konstanta
nilai tambah ke akumulator. Pengaturan konstanta ke 3 akan menghasilkan frekuensi
keluaran
Itu adalah tiga kali lipat yang dihasilkan oleh sirkuit aslinya. Nilai konstan 4
menghasilkan
frekuensi empat kali frekuensi aslinya.
Dengan pengaturan ini, sekarang kita dapat mengekspresikan frekuensi gelombang
sinus keluaran dengan
rumus

f
0
5
Cf
clk
2
N

Semakin tinggi nilai konstanta C, semakin sedikit sampel yang digunakan untuk
merekonstruksi keluarannya
gelombang sinus. Jika konstanta disetel ke 4, setiap nilai keempat pada Gambar 8-15
akan dikirim ke
konverter D / A, menghasilkan bentuk gelombang putus-putus pada Gambar 8-16.
Frekuensinya empat
kali aslinya. Ini sesuai dengan dua sampel per siklus, yang merupakan jumlah
terkecil
yang dapat digunakan dan tetap menghasilkan frekuensi keluaran yang akurat. Ingat
Nyquist
kriteria, yang mengatakan bahwa untuk mereproduksi gelombang sinus secara memadai,
itu harus diambil sampelnya a
minimal dua kali per siklus untuk mereproduksinya secara akurat dalam konverter D /
A.
Untuk membuat DDS efektif, maka, jumlah total sampel sinus yang disimpan dalam ROM
harus menjadi nilai yang sangat besar. Sirkuit praktis menggunakan minimal 12 bit
alamat, memberikan
4096 sampel sinus. Bahkan sejumlah besar sampel dapat digunakan.
Gambar 8-17 Diagram blok DDS lengkap.
ROM
(sinus
meja)
Konverter D / A LPF
Sinus
gelombang
keluaran
Alamat
daftar
Adder
Peningkatan fase
register (counter)
Jam
Konstan
nilai (c)
Masukan dari
prosesor atau
sumber lain
SENANG MENDENGARNYA
Untuk konstanta yang ditingkatkan ditambahkan
ke register akumulator 4-bit,
hasilnya bisa dihitung
berdasarkan konstanta C multi-
dilayani oleh frekuensi clock f
clk

dibagi 2
N
, dengan N adalah
jumlah bit dalam register.
256 Bab 8
Gambar 8-18 Perangkat Analog Chip AD9852 DDS.
Ref
clk
penyangga
4X – 20X
ref clk
multi-
tang
MUX
Sistem
jam
Sistem
jam
Sistem
jam
Sistem
jam
Sistem
jam
Sistem
jam
Frekuensi
aki
ACC 1
Jam sistem
Tahap
aki
ACC 2
Fase-ke-
kapasitas
konverter
Inti DDS
Terbalik
sinus
Saring
MUX
MUX MUX MUX
MUX
12-bit
cosinus DAC
12-bit
kontrol
DAC
12
12
17 17
14
14 14 12
48
48 48 48
48 48
12
Pengganda digital
</s> </s> </s> </s> </s> </s> </s> </s> </s> </s> </s> </s> </s> </s> </s> </s>
</s> </s> </s> </s> </s> </s> </s> </s> </s> </s> </s> orang </s>
Delta
frekuensi
menilai timer
CK
D
HAI
Intern
dapat diprogram
perbarui jam
2
Delta
frekuensi
kata
Frekuensi
penyetelan
kata 1
Frekuensi
penyetelan
kata 2
Fase 14-bit pertama /
kata offset
Fase 14-bit kedua /
kata offset
Dapat diprogram
amplitudo dan
kontrol tarif
Modulasi AM 12-bit DC
kontrol
</s> </s> </s> </s> </s> </s> </s> </s> </s> </s> </s> </s> </s> </s> </s> </s>
</s> </s> </s> </s> </s> </s> </s> </s> </s> </s> </s> orang </s>
</s> </s> </s> </s> </s> </s> </s> </s> </s> </s> </s> </s> </s> </s> </s> </s>
</s> </s> </s> </s> </s> </s> </s> </s> </s> </s> </s> orang </s>
Register pemrograman
AD9852
Buffer port I / O
Bis
DALAM TULISAN
Baca Tulis Serial /
paralel
Pilih
Alamat 8-bit
atau serial
pemrograman
garis
8-bit
paralel
beban
Menguasai
reset
GND
V.
s
Berbentuk
AKTIF / NONAKTIF
kunci
Jam
di luar
Analog
di
Analog
di luar
Analog
di luar
DAC R
set
Referensi
jam masuk
Diff / single
Pilih
PSK / BPSK / tahan
data masuk
Dua arah
intern eksternal
Pembaruan I / O
jam
saya
HAI
Pembanding
Pemancar Radio 257
DDS synthesizer yang dijelaskan sebelumnya menawarkan beberapa keunggulan
dibandingkan sintesis PLL.
sizer. Pertama, jika jumlah bit resolusi yang memadai dalam ukuran kata ROM dan
akurasi
ukuran mulator disediakan, frekuensi dapat bervariasi dengan peningkatan yang
sangat baik. Dan
karena jam dikontrol dengan kristal, keluaran gelombang sinus yang dihasilkan akan
memiliki
akurasi dan ketepatan jam kristal.
Manfaat kedua adalah frekuensi penyintesis DDS biasanya dapat diubah
jauh lebih cepat daripada synthesizer PLL. Ingatlah bahwa untuk mengubah
synthesizer PLL
frekuensi, faktor pembagian frekuensi baru harus dimasukkan ke dalam pembagi
frekuensi.
Setelah ini selesai, dibutuhkan waktu yang tidak sedikit bagi loop umpan balik
untuk mendeteksi
kesalahan dan menetap dalam kondisi terkunci baru. Waktu penyimpanan loop low-pass
filter sangat menunda perubahan frekuensi. Ini bukan masalah dalam sinkronisasi
DDS.
penyemprot, yang dapat mengubah frekuensi dalam nanodetik.
Kelemahan dari DDS synthesizer adalah sulit untuk membuatnya dengan sangat tinggi
frekuensi keluaran. Frekuensi keluaran dibatasi oleh kecepatan D / A yang tersedia
konverter dan sirkuit logika digital. Dengan komponen saat ini, dimungkinkan untuk
menghasilkan
DDS synthesizer dengan frekuensi keluaran setinggi 200 MHz. Perkembangan lebih
lanjut di
Teknologi IC akan meningkatkannya di masa depan. Untuk aplikasi yang membutuhkan
frekuensi yang lebih tinggi
cies, PLL masih menjadi alternatif terbaik.
Synthesizer DDS tersedia dari beberapa perusahaan IC. Seluruh sirkuit DDS adalah
terdapat pada sebuah chip. Sirkuit jam biasanya terdapat di dalam chip, dan
frekuensinya
diatur oleh kristal eksternal. Jalur masukan biner paralel disediakan untuk
mengatur nilai konstanta
diperlukan untuk mengubah frekuensi. Konverter D / A 12-bit adalah tipikal. Contoh
dari a
chip adalah Analog Devices AD9852, ditunjukkan pada Gambar 8-18. Jam on-chip
berasal dari
PLL digunakan sebagai pengali frekuensi yang dapat diatur untuk dikalikan dengan
nilai bilangan bulat apa pun di antaranya
4 dan 20. Dengan maksimum 20, frekuensi clock 300 MHz dihasilkan. Untuk mencapai
frekuensi ini, input jam referensi eksternal harus 300/20 5 15 MHz. Dengan
Clock 300-MHz, synthesizer dapat menghasilkan gelombang sinus hingga 150 MHz.
Keluarannya berasal dari dua DAC 12-bit yang menghasilkan gelombang sinus dan
kosinus
serentak. Kata frekuensi 48-bit digunakan untuk melangkah frekuensi di 2
48
kenaikan.
Akumulator fase 17-bit memungkinkan Anda menggeser fase menjadi 2
17
kenaikan.
Chip ini juga memiliki sirkuit yang memungkinkan Anda memodulasi keluaran
gelombang sinus. AM, FM,
FSK, PM, dan BPSK bisa dilaksanakan. IC DDS yang lebih canggih tersedia dengan
Resolusi DAC hingga 14-bit dan input jam maksimum 1 GHz.
Ingatlah satu hal penting. Meskipun ada PLL dan DDS individu
chip synthesizer, saat ini sirkuit ini lebih cenderung menjadi bagian dari sistem
yang lebih besar pada a
chip (SoC).
Fase Kebisingan
Spesifikasi dan karakteristik penting dari sumber sinyal (pembawa), osilasi kristal
lator, atau penyintesis frekuensi adalah gangguan fase. Kebisingan fase adalah
variasi kecil dalam
amplitudo dan fase keluaran generator sinyal. Kebisingan berasal dari semi-
sumber konduktor, variasi catu daya, atau agitasi termal pada komponen. Itu
variasi fase memanifestasikan dirinya sebagai variasi frekuensi. Hasilnya adalah
apa yang muncul
menjadi sumber sinyal gelombang sinus yang telah dimodulasi amplitudo dan
frekuensi.
Meskipun variasi ini kecil, mereka dapat menghasilkan sinyal yang terdegradasi di
kedua
pemancar dan sirkuit penerima.
Sebagai contoh
di pemancar, variasi pembawa selain yang diberlakukan oleh
modulator dapat menghasilkan sinyal "fuzzy" yang dapat mengakibatkan kesalahan
transmisi. Dalam
penerima, kebisingan tambahan dapat menutupi dan mengganggu sinyal kecil yang
diterima. SEBUAH
Masalah yang paling sulit adalah penggandaan noise fasa pada synthesizer PLL.
PLL adalah pengali frekuensi alami yang pada dasarnya memperkuat gangguan fase
input
osilator kristal. Oleh karena itu, tujuannya adalah untuk meminimalkan gangguan
fasa dalam sinyal pembawa
desain atau melalui pemilihan sumber sinyal dengan gangguan fase terkecil.
Saat melihat pembawa gelombang sinus pada penganalisis spektrum, apa yang harus
Anda lihat
adalah garis lurus vertikal tunggal, amplitudonya mewakili kekuatan sinyal dan itu
258 Bab 8
posisi horizontal mewakili frekuensi pembawa (f
c
). Lihat Gambar 8-19a. Namun,
karena distorsi sinyal atau derau, yang sebenarnya Anda lihat adalah sinyal pembawa
yang melengkapi
panik oleh sideband di sekitar carrier yang terdiri dari harmonisa dan komponen
noise fase
nents. Gambar 8-19b adalah sebuah contoh. Distorsi harmonik yang serius dapat
disaring, tetapi file
kebisingan fase tidak bisa.
 Perhatikan pada Gambar 8-19b bahwa noise sidebands terjadi di atas dan di bawah
carrier
frekuensi. Saat mengukur kebisingan fase, hanya sideband atas yang dipertimbangkan;
ini
diasumsikan bahwa, karena sifat acak dari kebisingan, sidebands atas dan bawah
akan identik. Kebisingan fase ditetapkan sebagai L (f) dan merepresentasikan
sideband tunggal
daya yang dirujuk ke operator. Ini dihitung dan diukur sebagai rasio rata-rata
daya kebisingan (P.
n
) dalam bandwidth 1 Hz pada titik offset dari operator ke operator
kekuatan sinyal (P.
c
) diekspresikan dalam dB
c
/ Hz. Daya kebisingan rata-rata disebut sebagai
kepadatan daya spektral,
L (f) 5 P
n
/ P.
c

Gambar 8-20 menunjukkan plot kebisingan fase. Perhatikan bahwa daya derau dirata-
ratakan
melalui bandwidth 1-Hz yang sempit. Lokasi jendela 1-Hz tersebut diimbangi dari
Gambar 8-19 (a) Plot pembawa yang ideal dalam domain frekuensi. (b) Plot pembawa
dunia nyata seperti yang ditunjukkan pada penganalisis spektrum.
Gambar 8-20 Plot sideband tunggal dari gangguan fase dalam L (f) dB
c
/ Hz vs. frekuensi,
menunjukkan set off dan pengukuran bandwidth 1-Hz. Bukan untuk skala.
Frekuensi
–40
0
–120
–180
L (f) - dB c / Hz
1Hz BW
Pembawa
f
c
Mengimbangi
(100 KHz)
(Sebuah)
f
c
Pembawa
Kebisingan termal
lantai
(b)
Pembawa
f
c
Pemancar Radio 259
pembawa. Noise fase diukur pada nilai offset yang berbeda dari 1 kHz hingga 10 MHz
atau
lebih banyak, tergantung pada frekuensi yang terlibat, jenis modulasi, dan
aplikasi.
Derau fase jarak dekat berada dalam rentang 1-kHz hingga 10-kHz, sedangkan gangguan
fase jauh berada dalam rentang 1-kHz hingga 10-kHz
diimbangi dengan 1 MHz atau lebih.
Kisaran nilai derau fase umum adalah −40 dB
c
/ Hz sampai −170 dB / Hz. Lebih besar
angkanya, tentu saja, semakin rendah tingkat kebisingannya. Lantai kebisingan
adalah serendah mungkin
level dan ditentukan oleh daya termal di sirkuit dan bisa serendah −180
dB
c
/ Hz. Dalam Gambar 8-20 gangguan fase adalah −120 dB
c
/ Hz pada 100 kHz.
8-3 Penguat Daya
Tiga tipe dasar penguat daya yang digunakan pada pemancar adalah linier, kelas C,
dan
beralih.
Penguat linier memberikan sinyal keluaran yang identik, replika yang diperbesar
masukan. Keluaran mereka berbanding lurus dengan masukan mereka, dan karenanya
mereka setia
mereproduksi input, tetapi pada level daya yang lebih tinggi. Kebanyakan penguat
audio berbentuk linier. Linear
Penguat RF digunakan untuk meningkatkan level daya sinyal RF dengan amplitudo
variabel
sebagai sinyal AM atau SSB level rendah. Kebanyakan teknik modulasi digital modern
seperti
spektrum penyebaran, QAM dan ortogonal frekuensi divisi mulitplex (OFDM)
membutuhkan
amplifikasi linier untuk mempertahankan informasi sinyal modulasi. Penguat linier
adalah
kelas A, AB, atau B. Kelas penguat menunjukkan bagaimana ia bias.
Penguat Kelas A bias sehingga mereka berjalan terus menerus. Biasnya diatur begitu
bahwa input memvariasikan arus kolektor (atau drain) melalui wilayah linier
transistor
karakteristik. Jadi, keluarannya adalah reproduksi linier yang diperkuat dari
masukan. Biasanya
kita mengatakan bahwa penguat kelas A bekerja untuk 360 ° dari gelombang sinus
masukan.
Penguat kelas B bias pada cutoff sehingga tidak ada arus kolektor mengalir dengan
nol
memasukkan. Transistor berjalan hanya pada satu-setengah, atau 180 °, dari input
gelombang sinus. Ini berarti
bahwa hanya setengah dari gelombang sinus yang diperkuat. Biasanya, dua penguat
kelas B dikon-
terhubung dalam pengaturan dorong-tarik sehingga pergantian positif dan negatif
dari
masukan diperkuat.
Penguat linier Kelas AB bias di dekat cutoff dengan beberapa kolektor kontinu
aliran arus. Mereka melakukan lebih dari 180 ° tetapi kurang dari 360 ° input.
Mereka juga
digunakan terutama pada amplifier dorong-tarik dan memberikan linearitas yang lebih
baik daripada amplifier kelas B
serat, tetapi dengan efisiensi yang lebih rendah.
Penguat Kelas A linier tetapi tidak terlalu efisien
Karena itulah, mereka membuat miskin
penguat daya. Akibatnya, mereka digunakan terutama sebagai penguat tegangan sinyal
kecil
atau untuk amplifikasi berdaya rendah. Penguat buffer yang dijelaskan sebelumnya
adalah kelas A.
amplifier.
Penguat kelas B lebih efisien daripada penguat kelas A, karena arus mengalir
hanya sebagian dari sinyal input, dan mereka membuat penguat daya yang baik. Namun,
mereka
mendistorsi sinyal input karena mereka berjalan hanya untuk setengah siklus. Karena
itu,
teknik khusus sering digunakan untuk menghilangkan atau mengkompensasi distorsi.
Untuk ujian-
Sebagai contoh, pengoperasian penguat kelas B dalam konfigurasi dorong-tarik
meminimalkan distorsi.
Penguat kelas C bekerja bahkan kurang dari satu-setengah dari input gelombang
sinus
siklus, membuatnya sangat efisien. Pulsa arus sangat terdistorsi yang dihasilkan
digunakan
untuk membunyikan sirkuit yang disetel untuk membuat output gelombang sinus
kontinu. Penguat Kelas C.
tidak dapat digunakan untuk memperkuat sinyal amplitudo yang bervariasi. Mereka
akan terpotong atau sebaliknya
mendistorsi sinyal AM atau SSB. Namun, sinyal FM tidak bervariasi dalam amplitudo
dan bisa
oleh karena itu diperkuat dengan amplifier kelas C nonlinier yang lebih efisien.
Jenis
amplifier juga membuat pengganda frekuensi yang baik karena harmonisa dihasilkan di
proses amplifikasi.
Penguat sakelar berfungsi seperti sakelar on / off atau digital. Mereka secara
efektif menghasilkan a
keluaran gelombang persegi. Keluaran yang terdistorsi seperti itu tidak diinginkan;
Namun, dengan menggunakan Q tinggi
sirkuit disetel dalam output, harmonisa yang dihasilkan sebagai bagian dari proses
switching dapat
disaring dengan mudah. Aksi sakelar hidup / mati sangat efisien karena arus
mengalir
Penguat linier
Penguat Kelas A
Penguat Kelas B.
Penguat kelas AB
Penguat Kelas C
SENANG MENDENGARNYA
Kebanyakan penguat audio berbentuk linier
dan karena itu kelas A atau AB.