DIGITAL
Percobaan VI
I. Tujuan
2. IC Gate-gate logika TTL 7483, 7408, 7432 dan 7486 @ satu buah
III. Teori
Pada bab ini akan dibahas beberapa rangkaian digital yang dapat melakukan
operasi aritmatika dalam bilangan biner, yaitu penjumlahan dan pengurangan.
Dari tabel 3.1 tersebut dapat diperoleh persamaan kedua keluaran, yaitu :
Hasil Jumlah S = AB + A B atau S= A⊕B
Luapan / Carry C = AB
Sehingga dari persamaan tersebut didapatkan rangkaian sebagai berikut :
S
HALF
Masukan Keluaran
ADDER
B C
A
Masukan Sum
B
Keluaran
Carry
Dari tabel 3.2 tersebut dapat diperoleh persamaan kedua keluaran, yaitu :
FULL
Masukan Cout Keluaran
in
Masukan B Sum
C in
Keluaran
Carry
Masukan
B 3
A 3
B 2
A 2
B 1
A 1
B 0
A 0
C 3
C 2
C 1
C 0
C 4 FA 3
FA 2
FA 1
FA 0
S 3
S 2
S 1
S 0
Keluaran
Untuk mendapatkan jumlah bit yang lebih banyak, maka beberapa Penjumlah
Penuh (FA) diparalel. Misalnya bilangan biner 4-bit (A0, A1, A2, A3) ditambah 4-bit
(B0, B1, B2, B3) dengan keluaran (S0, S1, S2, S3) dan luapan C4, sehingga diperlukan 4
FA yang diparalel seperti ditunjukkan pada gambar 3.3
Agar oleh luapan (carry) yang dihasilkan tiap bit dapat dijumlahkan dengan
bit berikutnya dan diperoleh hasil penjumlahan yang benar, efek ini dinamakan
perambatan luapan (carry propagation atau carry ripple), yang disebabkan oleh
penundaan perambatan tiap FA. Contoh :
00111
10101 Yang dijumlah (Augend)
+ 00111 Penjumlah (Addend)
16 15 14 13 12 11 10 9
7483
1 2 3 4 5 6 7 8
A 4 S 3 A 3 B 3 V CC S 3 B 2 A 2
Gambar 5
3.4 Penjumlah Paralel 4-Bit 7483
Bit tanda
0 Penjumlahan
1 Pengurangan
Luapan /
Pinjaman
C 4 FA 4-Bit C 0
S 3
S 2
S 1
S 0
Register Geser
SET SET SET SET LSB
D Q D Q D Q D Q
A 3 A 2 A 1 A 0
CLR
Q CLR
Q CLR
Q CLR
Q
Sum
FA
Carry out
Register Geser
Carry in
SET SET SET SET LSB
D Q D Q D Q D Q
B 3 B 2 B 1 B 0
CLR
Q CLR
Q CLR
Q CLR
Q
SET
D Q
Clock CLR
Q
Pulsa clear
Hasil jumlahnya (Sum) diberikan ke masukan D dari Register A3, dan akan
muncul pada keluaran A3 saat pemberian pulsa Clock. Demikian pula keluaran B0
dihubungkan ke masukan D dari Register B3, dan akan muncul pada keluaran B3
bersamaan dengan pemberian pulsa Clock. Dengan cara ini maka Register B tetap
setelah operasi pergeseran selesai.
Operasi Adder serial ini dapat dengan mudah dipahami dengan contoh
berikut, misalnya Augend = 0111 yang disimpan di Register A dan Addend =
0010 di Regsiter B, dengan mereset FF carry ke 0, sehingga Carry-in = 0 dan
urutan prosesnya ditunjukkan pada tabel 3.3 diatas.
Gambar 3.6 diatas juga bisa digunakan untuk pengurangan atau penjumlahan
dalam sistem komplemen ke-2, yaitu yang dikurangi (minuend) disimpan di Register
A dan pengurang (subtrachend) di Register B yang menggunakan keluaran Q untuk
dihubungkan ke FA agar diperoleh bentuk komplemen ke-1 (kebalikannya) serta
Carryin = 1 (bentuk komplemen ke-2) sebelum dijumlahkan. Setelah itu dilakukan
proses yang sama seperti penjumlahan bilangan biner biasa.
S1S0
00 01 11 10
00 0 0 0 0
01 0 0 0 0
S3S2
11 1 1 1 1
10 0 0 1 1
Bilangan Bilangan
BCD BCD
B 3
B 2
B 1
B 0
A 3
A 2
A 1
A 0
C 4
C 0
S 3
S 2
S 1
S 0
C 4
B 3
B 2
B 1
B 0
A 3
A 2
A 1
A 0
C 0
diabaikan
C n
S 3
S 2
S 1
S 0
Hasil Jumlah
BCD
Dari Tabel 5.4 tersebut tampak bahwa yang harus dikoreksi adalah hasil
penjumlahan 10, 11, 12, 13, 14, 15, 16, 17, 18, 19. Dari sini jika dimasukkan pada
peta Karnaugh (K’map) diperoleh rangkaian pengkoreksi seperti yang ditunjukkan
pada gambar 3.7.
4.2.4 Berikan ke-dua masukan (A1 – A4) IC 7483 ke 0 Volt, sedangkan kedua
masukan (B1 – B4) IC 7483 sesuai dengan angka yang tertambah/ terkurangi
dan penambah/pengurangnya.
4.2.5 Berikan variasi angka-angka yang lain lalu buatlah tabel kebenaran dari
percobaan anda!
V. Pertanyaan
5.1 Tunjukkanlah bagaimana Full Adder disusun dari Half Adder !
5.2 Ubahlah gambar 3.5 sehingga dapat digunakan untuk menjumlahkan dua
bilangan negatif dan hasil jumlahnya dalam bentuk TMF !
5.3 Rangkailah IC 7483 sebagai Rangkaian Penjumlah serial bilangan biner !
5.4 Rangkailah IC 7483 sebagai Rangkaian Pangali bilangan biner !