LAPORAN RESMI ELEKTRONIKA DIGITAL 1 (8)

Dosen Pengajar :
Ida Anisah SST., MT.

Disusun Oleh:
Riyadh Hadinah Ahtar Lakadimu
(2421600029)

JURUSAN TEKNOLOGI REKAYASA INTERNET

POLITEKNIK ELEKTRONIKA NEGERI SURABAYA
TAHUN 2021/2022
8.1. TUJUAN.
Setelah menyelesaikan percobaan ini mahasiswa diharapkan mampu
- Memahami rangkaian aritmetika digital : adder dan subtractor
- Mendisain rangkaian adder dan subtractor (Half dan Full) berdasarkan Tabel
Kebenaran yang diketahui

8.2. PERALATAN.
1. Logic Circuit Trainer ITF-02 / DL-02
2. Oscilloscope

8.3. TEORI.
Rangkaian aritmetika digital dasar terdiri dari dua macam : Adder, atau rangkaian
penjumlah, berfungsi menjumlahkan dua buah bilangan yang telah dikonversikan
menjadi bilangan-bilangan biner, dan Subtraktor, atau rangkaian pengurang, yang
berfungsi mengurangkan dua buah bilangan.

1. HALF ADDER
Sebuah rangkaian Adder terdiri dari Half Adder dan Full Adder. Half Adder
menjumlahkan dua buah bit input, dan menghasilkan nilai jumlahan (sum) dan nilai
lebihnya (carry-out). Half Adder diletakkan sebagai penjumlah dari bit-bit terendah
(Least Significant Bit). Blok Diagram dari sebuah rangkaian Half Adder
ditunjukkan pada gambar 8-1.
 Prinsip kerja Half Adder ditunjukkan pada gambar 8-2.

Gambar 8-2. Prinsip Kerja Half Adder

Sebuah Half Adder mempunyai Tabel Kebenaran seperti pada Tabel 8-1.

Tabel 8-1. Tabel Kebenaran Half Adder

Berdasarkan output-output yang didapatkan dari Tabel Kebenaran, dibuat rangkaian seperti
gambar 8-3.

A0
0 =A0B0+A0B0
B0

0 =A0B0+A0B0
COUT =A0B0
 2. FULL ADDER
Sebuah Full Adder menjumlahkan dua bilangan yang telah dikonversikan
menjadi bilangan-bilangan biner. Masing-masing bit pada posisi yang sama saling
dijumlahkan. Full Adder sebagai penjumlah pada bit-bit selain yang terendah. Full
Adder menjumlahkan dua bit input ditambah dengan nilai Carry-Out dari
penjumlahan bit sebelumnya. Output dari Full Adder adalah hasil penjumlahan
(Sum) dan bit kelebihannya (carry-out). Blok diagram dari sebuah full adder
diberikan pada gambar 8-4.

Tabel Kebenaran untuk sebuah Full Adder diberikan pada Tabel 8-.2.
Tabel 8-2. Tabel Kebenaran Full Adder

Berdasarkan output-output yang didapatkan dari Tabel Kebenaran, dibuat rangkaian seperti
gambar 8-5.
 A1 
1
B1

CIN

COUT

Gambar 8-5. Rangkaian Full Adder

1. HALF SUBTRACTOR
Sebuah rangkaian Subtractor terdiri dari Half Subtractor dan Full Subtractor.
Half Subtractor mengurangkan dua buah bit input, dan menghasilkan nilai hasil
pengurangan (Remain) dan nilai yang dipinjam (Borrow-out). Half Subtractor
diletakkan sebagai pengurang dari bit-bit terendah (Least Significant Bit). Blok
Diagram dari sebuah rangkaian Half Subtractor ditunjukkan pada gambar 8-6.

Prinsip kerja Half Subtractor ditunjukkan pada gambar 8-7.

Gambar 8-7. Prinsip Kerja Half Subtractor

Sebuah Half Subtractor mempunyai Tabel Kebenaran seperti pada Tabel 8-3.

Tabel 8-3. Tabel Kebenaran Half Subtractor

Berdasarkan output-output yang didapatkan dari Tabel Kebenaran, dibuat rangkaian
seperti gambar 8-8.

A0
R0 =A0B0+A0B0
B0

BOUT =A0B0

Gambar 8-8. Rangkaian Half Subtractor

4. FULL SUBTRACTOR
Sebuah Full Subtractor mengurangkan dua bilangan yang telah dikonversikan
menjadi bilangan-bilangan biner. Masing-masing bit pada posisi yang sama saling
dikurangkan. Full Subtractor mengurangkan dua bit input dan nilai Borrow-Out
dari pengurangan bit sebelumnya Output dari Full Subtractor adalah hasil
pengurangan (Remain) dan bit pinjamannya (borrow-out). Blok diagram dari
sebuah full subtractor diberikan pada gambar 8-9.

Tabel Kebenaran untuk sebuah Full Subtractor diberikan pada Tabel 8-4.
Tabel 8-4. Tabel Kebenaran Full Subtractor

Berdasarkan output-output yang didapatkan dari Tabel Kebenaran, dibuat rangkaian

seperti gambar 8-10.

A1 R
1
B1

BIN

BOUT

Gambar 8-10. Rangkaian Full Subtractor

 8.4. PROSEDUR PRAKTIKUM.
1.Menggunakan Trainer ITF-02 atau DL-02, implementasikan rangkaian Half Adder,
seperti pada gambar 8-3. Buat Tabel Kebenarannya.
2.Seperti pada prosedur 1, implementasikan rangkaian Full Adder, seperti gambar 8-5.
Buat Tabel Kebenarannya.
3.Seperti prosedur 1, implementasikan rangkaian Half Subtractor, seperti gambar 8-8.
Buat Tabel Kebenarannya.
4.Seperti prosedur 1, implementasikan rangkaian Full Subtractor, seperti gambar 8-10.
Buat Tabel Kebenarannya.

8.5. HASIL PRAKTIKUM.

1. Half adder.

Tabel kebenaran:
A0 B0 ∑0 teori ∑0 Prak. C teori C prak.
0 0 0 0 0 0
0 1 1 1 0 0
1 0 1 1 0 0
1 1 0 0 1 1

2. full adder.
Tabel kebenaran :
C out C out
A1 B1 C in ∑1 Teori ∑1 Prak
Teori. Prak.
0 0 0 0 0 0 0
0 0 1 1 1 0 0
0 1 0 1 1 0 0
0 1 1 0 0 1 1
1 0 0 1 1 0 0
1 0 1 0 0 1 1
1 1 0 0 0 1 1
1 1 1 1 1 1 1

3. Half Subtractor.

Tabel kebenaran :
Ro Ro B OUT B Out
Ao Bo
Teori Prakt. teori Prakt.
0 0 0 0 0 0
0 1 1 1 1 1
1 0 1 1 0 0
1 1 0 0 0 0

4. Full subtractor.

Tabel kebenaran :
 R1 B out B out
A1 B1 B in R1 teori
Prakt. teori Prak.
0 0 0 0 0 0 0
0 0 1 1 1 1 1
0 1 0 1 1 1 1
0 1 1 0 0 1 1
1 0 0 1 1 0 0
1 0 1 0 0 0 0
1 1 0 0 0 0 0
1 1 1 1 1 1 1

8.6. TUGAS PRAKTIKUM.

1. Dengan menggunakan Tabel Kebenaran yang telah didapatkan dari percobaan, buat K-map untuk
masing-masing Rangkaian Aritmetika (Half Adder, Full adder, Half Subtractor dan Full Subtractor).
Dari K-map, dapatkan persamaan sederhananya. Kemudian gambarkan rangkaiannya, sesuai dengan
persamaan yang didapat. Bandingkan hasilnya dengan rangkaian awal (yang anda rangkai pada Trainer).

2. Ubahlah rangkaian Half dan Full Adder hanya dengan gerbang NAND saja.

3. Ubahlah rangkaian Half dan Full Subtractor hanya dengan gerbang NOR saja

8.7. HASIL TUGAS PRAKTIKUM.

1.) A. Half Adder

 Persamaan SOP (∑0=A0 B0)

K-Map ( Σ0 = ((A0)’B0 + A0(B0)’)

A0
B0 0 1
0 0 1

1 1 0

 Persamaan SOP (C out =A0.B0)

 K-Ma (C OUT = A0.B0)
A0
B0 0 1
0 0 0

1 0 1

 Rangkaian (K-Map).

- Tabel kebenaran (K-Map).

A0 B0 Σ0 Teori Σ0 Prakt. COUT C OUT
Teori Prakt.
0 0 0 0 0 0
0 1 1 1 0 0
1 0 1 1 0 0
1 1 0 0 1 1
- Tabel Perbandingan (K-Map).
Σ0 K- C OUT
A0 B0 Σ0 C OUT
Map K-Map
0 0 0 0 0 0
0 1 1 0 1 0
1 0 1 0 1 0

B. Full Adder.
 Persamaan SOP (Σ1=((A1)’.(B1)’.(BIN)’+(A1).(B1).( BIN)+A1.(B1).(BIN)))
 Tabel (K-Map).
B1, BIN 00 01 11 10
A1
0 0 1 0 1
1 1 0 1 0

 Persamaan SOP (C OUT =((A1 )’.B1.BIN+A1 .(B1)’.BIN+A1 .B1.(BIN)’+A1 .B1.BIN))\

Tabel K-Map.
B1, BIN 00 01 11 10
A1
0 0 0 1 0
1 0 1 1 1

Persamaan K-Map (C OUT = (A B)+(A. BIN)+(BIN)

Rangkaian (K-Map).

Tabel kebenaran (K-Map).

A1 B1 CIN Σ1 Teori Σ1 Prakt. C OUT Teori C OUT

Prakt.

0 0 0 0 0 0 0
0 0 1 1 1 0 0
0 1 0 1 1 0 0
0 1 1 0 0 1 1
1 0 0 1 1 0 0
1 0 1 0 0 1 1
1 1 0 0 0 1 1
1 1 1 1 1 1 1

Tabel perbandingan.
 A1 B1 CIN Σ1 COUT Σ1 K-Map COUT K-Map
0 0 0 0 0 0 0
0 0 1 1 0 1 0
0 1 0 1 0 1 0
0 1 1 0 1 0 1
1 0 0 1 0 1 0
1 0 1 0 1 0 1
1 1 0 0 1 0 1
1 1 1 1 1 1 1

C. Half Subtractor.
 Persamaan SOP (R = ((A0)’B0 + A0(B0)’)
Tabel K-Map.
A0
B0 0 1
0 0 1

1 1 0

Rangkaian K-Map.

Tabel kebenaran (K-Map):

A0 B0 R0 B OUT
0 0 0 0
 0 1 1 1
1 0 1 0
1 1 0 0

Tabel perbandingan :
A0 B0 R0 BOUT R0 K-Map BOUT K-Map
0 0 0 0 0 0
0 1 1 1 1 1
1 0 1 0 1 0
1 1 0 0 0 0

D. Full Subtractor

 Persamaan SOP (R1=(A1)’.(B1)'.BIN+(A1)’.(B1).(BIN)’+(A1).(B1)’.(BIN)’+(A1).(B1).BIN )

Tabel K-Map :
B1 BIN 00 01 11 10
A1
0 0 1 0 1
1 1 0 1 0

 Persamaan SOP ( C out =(A1)’.(B1)’.BIN+(A1)’.(B1).(BIN)’+(A1).(B1)’.(BIN)’+(A1).(B1).BIN)

Tabel K-Map :

B1 BIN 00 01 11 10
A1
0 0 1 1 1
1 0 0 1 0

Persamaan K-Map ( C out = ((A1)’ B1) + ((A1)’ Bin) + (B1 Bin)

Rangkaian (K-Map).
 Tabel kebenaran (K-Map)
A1 B1 BIN R1 C OUT
0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 0 1
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1

Tabel perbandingan :

A1 B1 BIN R1 COUT R1 K-Map COUT K-Map

0 0 0 0 0 0 0
0 0 1 1 1 1 1
0 1 0 1 1 1 1
0 1 1 0 1 0 1
1 0 0 1 0 1 0
1 0 1 0 0 0 0
1 1 0 0 0 0 0
1 1 1 1 1 1 1

2). Ubahlah rangkaian Half dan Full Adder hanya dengan gerbang NAND saja.
Jawab:
A. Half adder
 Persamaan NAND
Σ0 =[((A0.(B0)’)’.((A0)’.(B0))’]’
 C OUT = ((A0.B0)’)’

Tabel Kebenaran.
A0 B0 Σ0 C OUT
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1

Tabel perbandingan.
Σ0 COUT
A0 B0 Σ0 COUT
NAND NAND
0 0 0 0 0 0
0 1 1 0 1 0
1 0 1 0 1 0
1 1 0 1 0 1

B. Full adder.
 Persamaan NAND
Σ1=[ ((A )’.(B)’.(CIN))’.((A)’.(B).(CIN)’)’.((A ).(B)’.(CIN)’)’.(A.(B).(CIN))’]’
C out = [(A. B)’. (A CIN)’ .(B. CIN)]’

Tabel Kebenaran.
A B CIN Σ1 COUT
 0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1

Tabel perbandingan.
Σ1 COUT
A B CIN Σ1 COUT
NAND NAND
0 0 0 0 0 0 0
0 0 1 1 1 1 1
0 1 0 1 1 1 1
0 1 1 0 0 0 0
1 0 0 1 1 1 1
1 0 1 0 0 0 0
1 1 0 0 0 0 0
1 1 1 1 1 1 1

3). A. Half subtractor.

 Persamaan NOR
A0=(((A0+(B0)’)’ + ((A0)’B0))’)’
B out = =(((A0+(B0)’)’)’)’

Tabel kebenaran :
A0 B0 R0 B out
0 0 0 0
 0 1 1 1
1 0 1 0
1 1 0 0

Tabel perbandingan.
A0 B0 R0 BOUT R0 NOR BOUT NOR
0 0 0 0 0 0
0 1 1 1 1 1
1 0 1 0 1 0
1 1 0 0 0 0

B. Full subtractor
 Persamaan NOR
R1=[ [((A1 )+(B1)+(BIN)’)’+((A1)+(B1)’+(BIN))’+((A1 )’+(B1)+(BIN))’+((A1)’.(B1)’.(BIN)’)’]’]’
C OUT = [[(A1+(B1)’)’ + (A1+(Bin)’ )’ + ((B1)’+( Bin)’)’]’]’

Tabel Kebenaran.
A1 B1 BIN R1 BOUT
0 0 0 0 0
 0 0 1 1 1
0 1 0 1 1
0 1 1 0 1
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1

Tabel perbandingan.
BOUT
A1 B1 BIN R1 BOUT R1 NOR
NOR
0 0 0 0 0 0 0
0 0 1 1 1 1 1
0 1 0 1 1 1 1
0 1 1 0 1 0 1
1 0 0 1 0 1 0
1 0 1 0 0 0 0
1 1 0 0 0 0 0
1 1 1 1 1 1 1

8.8. ANALISIS.
Setelah melakukan praktikum ini diketahui bahwa rangkaian aritmatika digital dasar terbagi
menjadi 2 yaitu adder dan subbtractor. Rangkaian digital dasar adder terbagi menjadi 2 yaitu half
adder dan full adder.

Pada rangkaian Half adder, digunakan 1 gerbang XOR , 1 gerbang AND , dan 2 buah
input. untuk Σ0, mengambil persamaan dari XOR sehingga apabila salah satu inputnya
bernilai 1 maka outputnya akan bernilai 1. Sedangkan untuk C out, apabila kedua
inputnya bernilai 1 maka outputnya akan bernilai 1

Pada rangkaian full adder, digunakan 2 gerbang XOR, 3 gerbang AND dan 1 gerbang
OR dengan 3 buah input. untuk Σ1, mengambil persamaan dari XOR sehingga jika
salah satu inputnya bernilai 1 atau semua inputnya bernilai 1 maka outputnya akan
bernilai 1. Sedangkan untuk C OUT , Jika ada yang kedua inputnya bernilai 1 atau
semua inputnya bernilai 1 maka outputnya akan bernilai 1
Rangkaian digital dasar subtractor terbagi menjadi 2 yaitu half subtractor dan full subtractor.

Pada rangkaian half subtractor dibutuhkan 1 gerbang XOR, 1 gerbang AND, 1 gerbang NOT, dan 2
buah input. untuk R0, diambil persamaan dari XOR sehingga apabila salah satu inputnya bernilai 1 maka
outputnya akan bernilai 1. Sedangkan untuk B out, apabila A1 bernilai 0 dan input B1 bernilai 1 maka
outputnya akan bernilai 1

Pada rangkaian full subtractor, digunakan 2 gerbang XOR, 3 gerbang AND, 2

gerbang NOT, dan 1 gerbang OR dengan 2 buah input. untuk R1, diambil persamaan
dari XOR sehingga apabila salah satu inputnya bernilai 1 maka outputnya akan
bernilai 1. Sedangkan untuk B out, apabila input A1 dan B1 bernilai 0 sedangkan Bin
bernilai 1 dan input A1 bernilai 0 sedangkan B1 dan Bin bernilai 1 maka outputnya
akan bernilai 1.

8.9. KESIMPULAN.
Berdasarkan praktikum ini dapat disimpulkan bahwa bahwa rangkaian aritmatika digital dasar terbagi
menjadi 2 yaitu adder dan subbtractor. Rangkaian digital dasar adder terbagi menjadi 2 yaitu half
adder dan full adder. Dan rangkaian subtractor terbagi menjadi 2 yaitu half subtractor dan full
subtractor.
Rangkaian adder merupakan rangkaian yang berfungsi untuk menjumlahkan dua buah
bilangan yang telah dikonversikan menjadi bilangan-bilangan biner. Sedangkan
subtraktor merupakan rangkaian yang berfungsi mengurangkan dua buah bilangan.