LAPORAN PRAKTIKUM

SISTEM DIGITAL
Laporan ini disusun untuk memenuhi salah satu tugas mata kuliah praktikum
sistem digital

Semester 2 Tahun Akademik 2021/2022

Oleh:

Nama: Maulana Decky Rakhman

NPM: 207006036

LABORATORIUM INFORMATIKA

PROGRAM STUDI INFORMATIKA

FAKULTAS TEKNIK UNIVERSITAS SILIWANGI

TASIKMALAYA

2021
 BAB X

FLIP - FLOP

1. TUJUAN PRAKTIKUM
Praktikan diharapkan dapat :

1.1. Membuat rangkaian dari kombinasi gerbang dasar.

1.2. Memahami cara kerja rangkaian dari kombinasi gerbang dasar.

2. DASAR TEORI

Pemahaman terhadap rangkaian flip-flop (FF) ini sangat penting karena flip-
flop dapat menyimpan data, mengingat informasi (memori) dan menghitung.
Keadaan keluaran flip-flop bisa berada dalam kedaan tinggi (1) atau keadaan
rendah (0), untuk selang waktu yang dikehendaki.

Biasanya untuk mengubah keadaan tersebut diperlukan suatu pemicu. Ada

berbagai macam flip-flop :

a. Ditinjau dari cara kerja :

- Flip-flop RS
- D-type flip-flop
- J-K flip-flop
- T-type flip-flop
b. Ditinjau dari cara pengaturan flip-flop, dikenal :
- Non clocked flip-flop
- Clocked flip-flop
2.1. FLIP – FLOP RS
Flip-flop SR merupakan rangkaian dasar untuk menyusun berbagai jenis
flip-flop yang lainnya. Ia dapat disusun dari dua buah gerbang NAND (gambar 1)
atau dua buah gerbang NOR (gambar 2).

X-1
 X-2

Gambar 2.1.1. Flip-Flop dari gerbang NAND dan Tabel Kebenarannya

Tampilan Rangkaian:

U1
0
1
NAND

U2

0
1
NAND

Analisis:
Rangkaian diatas merupakan sebuah rangkain flip-flop RS dengan
menggunakan 2 buah gerbang logika NAND. Dimana inputan R bernilai 0 dan
inputan S bernilai 1. Sehingga menghasilkan output yang sesui dengan tabel
kebenaran diatas yakni 1 dan 0.

Gambar 2.1.2. Flip-Flop dari gerbang NOR dan Tabel Kebenarannya

Tampilan Rangkaian:
 X-3

U1
0
1
NOR

U2

0
1
NOR

Analisis:
Rangkaian diatas merupakan sebuah rangkain flip-flop RS dengan
menggunakan 2 buah gerbang logika NOR. Dimana inputan R bernilai 0 dan
inputan S bernilai 1. Sehingga menghasilkan output yang sesui dengan tabel
kebenaran diatas yakni 1 dan 0.

Mengeset flip-flop berarti membuat jalan keluar Q = 1 dan mereset flip- flop
membuat jalan keluar Q = 0 dari kondisi stabil atau tidak berubah. Mengeset flip-
flop dari gerbang NAND dapat dilakukan dengan membuat S = 0 dan mereset
dilakukan dengan membuat R = 0. Sedangakan Mengeset flip-flop dari gerbang
NOR dapat dilakukan dengan membuat S = 1 dan mereset dilakukan dengan
membuat nilai R = 0.

Gambar 2.1.3. Sinyal keluaran pada Flip-Flop SR

2.2. FLIP – FLOP SR TERLONCENG

 X-4

Flip-flop jenis ini dapat dirangkai dari flip-flop SR ditambah dengan dua
gerbang AND atau NAND untuk memasukan pemicu yang disebut dengan sinyal
clock (ck).

Gambar 2.2.1. Flip – Flop dari gerbang NAND dan Tabel Kebenarannya
Tampilan Rangkaian:
U1 U2
0
0
NAND NAND

U3 U4

1
1
NAND NAND

Analisis:
Rangkaian diatas merupakan sebuah rangkain flip-flop RS Terlonceng yang
mana dalam rangkaian ini adanya penambahan clock pada bagian kaki inputnya
sebagai pemicu. Rangkaian ini menggunakan 4 buah gerbang logika NAND.
 X-5

Dimana inputan R bernilai 0 dan inputan S bernilai 1 dan ditambahkan clock

pada bagian input tengahnya sehingga menghasilkan output 0 dan 1.

Dari table kebenaran diatas terlihat bahwa : Untuk sinyal clock yang tinggi
(1), flip-flop ini bekerja seperti flip-flop SR dari gerbang NOR, sedangkan untuk
sinyal clock yang rendah (0), keluaran Q tidak tergantung pada input S dan R, tetapi
tetap mempertahankan keadaan terakhir sampai datangnya sinyal clock berikutnya.
Sebagai illustrasi, berikut ini diberikan contoh bentuk sinyal Q.

Gambar 2.2.2. Hubungan antara Q dengan SR dan Clock

2.3. FLIP – FLOP – D (FF – D)

Pada Flip-Flop SR ada nilai-nilai masukan yang terlarang. Untuk

menghindari adanya nilai terlarang tersebut, disusun suatu jenis Flip-Flop lain yang
dinamakan Flip-Flop Data. Rangkaian ini dapat diperoleh dengan menambahkan
satu gerbang NOT pada masukan Flip-Flop terlonceng sebagai berikut:

Gambar 2.3.1 Flip – Flop dari gerbang NAND dan Tabel Kebenarannya

Tampilan Rangkaian:
 X-6

U1

0
NAND
U3
NOT

U2

1
NAND

Analisis:

Rangkaian di atas merupakan rangkaian flip-flop-D. Menggunakan 2

gerbang logika NAND dan ditambah NOT disalah satu inputnya
sehingga menghasilkan output 0 dan 1. Ketika di simulasikan, maka
output akan bergantian dari 0 ke 1 dan sebgaliknya secara terus
menerus.

Dari gambar tersebut terlihat bahwa untuk sinyal clock yang rendah,
keluaran Q akan tetap “terkunci” atau “tergeranda”1 pada nilai terakhirnya. Dalam
hal ini dapat dikatakan bahwa pada saat keadaan clock rendah, sinyal masukan D
tidak mempengaruhi keluaran Q. sedangkan untuk sinyal clock yang tinggi (ck =
1), maka diperoleh keluaran yang sesuai dengan data D yang masuk saat itu.

Gambar 2.3.2.