DEKODER, ENCODER

MULTIPLEKSER, DEMULTIPLEKSER
KOMPARATOR
FLIP FLOP

Andi Hermawan
150534601819
S1 Pendidikan Teknik Elektro A­2015
DECODER
 Mengkonversi sebuah n­bit code ke dalam 
sebuah 1 (satu) output yang aktif (low/high)
 Rangkaiannya dapat dibentuk menggunakan 
AND atau OR gate. 
 Jumlah masukan (input) < Jumlah Keluaran 
(Output) 
LANJUTAN.

 n input dan 2 n output 
 Hanya satu output yang aktif(low/high) dari 
banyak input yang diberikan
1­TO­2 BINARY DECODER 2 BINARY 
DECODE
2­TO­4 BINARY DECODER 4 BINARY 
DECODER

Dari tabel kebenaran 2 to 4 diperoleh persamaan : 
2­variable minterm (X'Y', X'Y, XY' , XY)
RANGKAIAN RANGKAIAN 2 ­TO ­4 BINARY 
DECODER 4 BINARY DECODER
Lanjutan
DECODER DENGAN ENABLE INPUT
ENCODER
Adalah proses kebalikan dari Decoding 
Bila sebuah Decoder mempunyai bit­bit output lebih 
sedikit dari bitbit input, perangkat seperti itu biasanya 
disebut sebagai Encoder
 BINARY ENCODING
 Mengkonversi 2 n input dan dikeluarkan k e 
dalam bentuk n bit output
 Banyak digunakan untuk kompresi data.

 Dapat dibangun menggunakan AND atau OR 
Gate 
 Jumlah masukan (input) > Jumlah Keluaran 
(Output)
8­TO­3 BINARY ENCODER
RANGKAIAN 
4­TO­2 ENCODER
KOMPARATOR
 Sebuah rangkaian Comparator berfungsi 
membandingkan dua buah bilangan input / kode. 
 Jika digunakan untuk membandingkan dua 
input dan kemudian menyatakan apakah kedua 
input tersebut sama, lebih besar atau lebih kecil, 
maka rangkaian tersebut dinamakan Magnitude 
Comparator.
MULTIPLEXER
 Adalah perangkat pemilih beberapa jalur data 
kedalam satu jalur data untuk dikirim ke titik 
lain.
 Mempunyai dua atau lebih signal digit sebagai 
input dan control sebagai pemilih (selector)
 Merupakan Data Selector ( Pemilih data)

 Jumlah Masukan (Input) > Jumlah Keluaran (1 
Output)
JALUR MULTIPLEXER 
DENGAN S1=0, S2=1 (DATA D1 
YANG DIPILIH)
DEMULTIPLEXER
 Merupakan kebalikan dari Multiplexer
 Mempunyai satu input data dan beberapa output 
( yang dicontrol oleh selector untuk menentukan 
keluaran yang diinginkan)
 Merupakan Data Distributor (Pendistribusi 
data )
 Jumlah masukan (1 Input) < Jumlah Keluaran 
(Output)
SR­FLIP­FLOP
 merupakan singkatan dari Set & Reset Flip­flop 
 ƒDibentuk dari dua buah NAND gate atau NOR 
gate ƒ
 Operasinya disebut transparent latch, karena 
bagian outputnya akan merespon input dengan 
cara mengunci nilai input yang diberikan (latch) 
atau mengingat input tersebut.
TIMING DIAGRAM SEBUAH SR­FF
Timing diagram dari input S dan R pada sebuah 
SR­FF adalah seperti di bawah. Gambarkan timing 
diagram outputnya.