KELOMPOK 4 EK-1A :

INDRA SAMUEL
ITSNADESSY N. R.
MUHAMMAD HUSNI M.

(3.32.13.0.10)
(3.32.13.0.11)
(3.32.13.0.13)
PERCOBAAN 6

JUDUL

: D FLIP FLOP dan J K Flip - Flop

TUJUAN

:
1. Mahasiswa dapat memahami kerja dari gerbang D FLIP FLOP dan J
K Flip - Flop.
2. Mahasiswa dapat menggunakan Osciloscope dan function generator
dengan benar.
3. Mahasiswa dapat membaca frekuensi, periode dan tegangan pada suatu
rangkaian.

LANDASAN TEORI
Input input Flip flop dibedakan menjadi dua macam yaitu : input sinkron dan input
asinkron, input sinkron pengaruhnya terhadap output disinkronkan (bersamaan) dengan pulsa
input clock aktif, sedangkan input asinkron pengaruhnya terhadap output langsung (tidak
disinkronkan).
DAFTAR ALAT
1. Catu daya.
2. Multi tester.
3. IC 74LS74 1 buah.
74LS76 1 buah.
4. Proto board dan jumper penghubung secukupnya.

LANGKAH PERCOBAAN
1. Buatlah rangkaian seperti gambar 6-a

Gambar 3 a : D Flip-Flop
2. Atur function generator untuk pulsa kotak sebesar 5 Volt dengan frekuensi 1 KHz.
3. Hubungkan output generator fungsi ke input rangkaian.
4. Lihat bentuk pulsa input dan output rangkaian dengan menggunakan Osciloscope
(gambar kedua pulsa).
5. Hitung berapa besar frekuensi outputnya.
6. Hubungkan input CL (clear) ke ground dan gambarkan outputnya.
7. Lepaskan input CL dari ground, hubungkan input PR (preset / set) ke ground dan
gambarkan outputnya.
8. Buatlah rangkaian seperti gambar 6-b.

Gambar 6-b. J-K Flip-flop

9. Ulangi langkah-2 sampai langkah-7.
10. Rencanakanlah rangkaian pembagi 3 frekuensi dan buatlah rangkaian tersebut pada
hasil pengamatan (gambar 6-c). Tunjukkan cara kerjanya pada instruktur.
HASIL PENGAMATAN
1. Penjelasan gambar 6.a
PR not

CL not

Q (volt)

Q not

Undetermined

Q (volt)

4v

0,2 v

0,2 v

4v

4v

4v

Gambar pulsa input clock dan output Q saat berlogik 1

T out = 2 T inp
F out = 1/T x F inp
= 1/3 x 1 KHz
= 0,5 KHz

Gambar pulsa input clock dan output Q saat berlogik 0

2. Penjelasan gambar 6.b

J

PR not

CL not

Q (volt)

4v

0,2 v

0,2 v

4v

4v

4v

Q not (volt)

Undetermined

Gambar pulsa input dan output pada saat Q berlogik 1

T out = 2 T inp
F out = 1/T x F inp
= 1/2 x 1 KHz
= 0,5 KHz
Gambar pulsa input clock dan output Q saat berlogik 0

3. Penjelasan gambar 6.c

Q not

Gambar 6.c Rangkaian pembagi 3 frekuensi

Pulsa Rangkaian pembagi 3 frekuensi

T out = 3 T inp
F out = 1/T x F inp
= 1/3 x 1 KHz
= 0,333 KHz
PERTANYAAN
1. Bagaimanakah pengaruh input C-L dan output P-R terhadap output flip-flop?
2. Saat transmisi apakah input clock kedua flip flop tersebut aktif?
3. Rangkaian gambar 6-c dan 6-b di atas dapat difungsikan sebagai rangkaian apa?
JAWABAN
1. Pada saat input CL (clear) bernilai tinggi maka memaksa output Q bernilai 0 dan
ketika input PR (preset) bernilai tinggi maka memaksa output Q bernilai 1.
2. Pada saat transmisi input input tersebut aktif

3. Rangkaian pada gambar 6.b. dan 6.c. dapat digunakan sebagai rangkaian pembagi
frekuensi.
KESIMPULAN
Berdasarkan praktikum di atas, dapat disimpulkan bahwa :
1. Input Flip flop ada 2 macam yaitu input sinkron dan input asinkron.
2. Keadaan input CL (clear) yang bernilai tinggi akan memaksa output Q bernilai 0 dan
keadaan input PR (preset) yang bernilai tinggi maka memaksa output Q bernilai 1.
3. Rangkaian flip flop yang digabungkan dengan IC 7400 dapat dijadikan rangkaian
pembagi frekuensi.
DAFTAR PUSTAKA
1. Ronald J. Tocci & Neal S. Widmer. DIGITAL SYSTEM Principles and Applications
Seventh Edition. Prentice-Hall : New Jersey.
2. http://id.wikipedia.org/wiki/Gerbang_logika
3. mesintugas.blogspot.com/2009/12/flip-flop_06.html