LAPORAN LABORATORIUM

PROGRAM STUDI TEKNIK TELEKOMUNIKASI

PERCOBAAN 008
ASYNCHROUNOUS COUNTER MODULUS 14

NAMA PRAKTIKAN

: FADILLAH BASRI

NAMA REKAN KERJA

: 1. RAHMI NURLAILI
2. IRVAN FEBRILI

KELAS / KELOMPOK

: TEKNIK TELEKOMUNIKASI 3B / 7

TGL PELAKSANAAN PRAKTIKUM

: 20 DESEMBER 2016

TGL PENYERAHAN LAPORAN

: 4 JANUARI 2016

JURUSAN TEKNIK ELEKTRO

POLITEKNIK NEGERI JAKARTA
Desember 2016

ASYNCHROUNOUS COUNTER
1. TUJUAN
Mengetahui cara perancangan dan merealisasikan Asynchrounous
counter(counter tidak sinkron)
Dapat merangkai Asynchrounous counter dengan menggunakan IC 7476
Membuat rangkaian aplikasi Asynchrounous counter.

2. DASAR TEORI
Counter pada suatu fungsi digital berfungsi untuk mencacah bilangan secara
sekuensial. Selain itu counter dipakai juga untuk membagi frekuensi pulsa jam yang
diberikan pada counter tersebut. Dilihat cara pemasangan pulsa jamnya counter terdiri
dari : Synchrounous Counter dan Asynchrounous counter.
Asynchrounous counter (counter tidak sinkron)
Pada counter ini pulsa clock diberikan secara seri, dimana setiap flip-flop seblumnya.
Dalam perancangan counter ini digunakan sifat memori dan toggle yang dimiliki flipflop. Untuk mengontroltiap flip-flop harus di toggle, ditentukan oleh kondisi input
sinkronnya (misal J atau K pada JK FF, atau D pada DFF), setelah syaratnya dipenuhi
flip-flop harus dipacu oleh pulsa clock.
Dalam perancangan counter,VCC
langkah pertama ditentukan spesifikasi counter yang
5V

akan dirancang, seperti modulus, jenis counter flip-flop yang akan digunakan.
Gambar 2.1. menunjukkan hasil rancangan Asynchrounous counter modulus 14

U1A

15

14

1J

1CLK

15

1K 16

~1Q

14

~1CLR

1CLK

1K 16

~1Q

15

14

7476N

1CLK

1K 16

~1Q

~1CLR

~1PR
1J

1Q

15

14

LED3

R4
220

3. ALAT ALAT YANG DIPERGUNAKAN

LED4

No.
1.
2.
3.

Alat-Alat dan komponen

IC 7476N
IC 74LS47D
IC 7410

U5

NAND3

1CLK

1K 16

~1Q
~1CLR

7476N

Gambar 2.1. Rangkaian Asynchrounous counter modulus 14

R3
220

1J

1Q

~1CLR

7476N

U4A

~1PR
1J

1Q

U3A

~1PR

1Q

U2A

~1PR

Jumlah
2
1
1

7476N

U6
100 Hz

4.
5.
6.
7.
8.
9.
10.
11.
12.

Power Supply
Clock
Logic Probe
Protoboard
Resistor 220
LED
Kabel banana to banana
Kabel-kabel penghubung
Seven segment display anoda

1
1
1
1
11
4
4
Secukupnya

4. LANGKAH-LANGKAH PERCOBAAN
1. Perhatikan kaki IC 7476 pada gambar 4.1, lengkapi tabel 6.1

2. Buatlah rangkaian Asynchrounous counter modulus 14 seperti gambar 4.2.

VCC
5V

U1A

16
13
12
11
10
9
15
14

VCC
OA
OB
OC
OD
OE
OF
OG

15

1Q

7
1
2
6

14

~1Q

~LT
~RBI
~BI/RBO
GND

3
5
4
8

1K

1Q

14

~1Q

1CLK
1K

15

1Q

14

~1Q

1CLK

~1CLR

7476N

1K

15

1Q

14

~1Q

1J

1CLK

16

~1CLR

7476N

~1PR
1J

1
16

U4A

~1PR
1J

1
16

~1CLR
3

15

U3A

~1PR
1J

1CLK
A
B
C
D

U2A

~1PR

U8

1K

U6

1
16

100 Hz

~1CLR

7476N

7476N

74LS47D
R1
220

VCC
5V

R2
220

R3
220

R4
220

U5

NAND3
LED1

LED2

LED3

LED4

CA

U7
A B C D E F G H

4.2.
Rangkaian Asynchrounous counter modulus 14
3. Berikan catu daya 5Vdc. Hubungkan input Clock , amati keluaran setiap JK-FF
Title:

ASYNCHROUNOUS COUNTER MODULUS 14

POLITEKNIK NEGERI JA KARTA

serta bentuk keluaran pada display di seven segment display anoda, catat hasinya
Designed by:

pada tabel 6.2 serta tabel 6.3.

FADILLAH BASRI

Document N:

PRE
1
2

2
7

Revision:

Date:

13-12-2016

Approved by:

Sheet

5. DATA HASIL PERCOBAAN

Tabel 6.1. Tabel Identifikasi Kaki IC 7476 JK-FF
NO

0001

Checked by:

CLR

INPUT
CLOC

OUTPUT
Q
Qnot

3
8

K
1
6

4
9

16
12

15
11

14
10

of

Size:

A3

1.0

Tabel 6.2. Asynchrounous counter modulus 14

NO

INPUT
CLOCK

OUTPUT
C
B
0
0
0
0
0
1
0
1
1
0
1
0
1
1
1
1
0
0
0
0
0
1
0
1
1
0
1
0

D
0
0
0
0
0
0
0
0
1
1
1
1
1
1

1
2
3
4
5
6
7
8
9
10
11
12
13
14

A
0
1
0
1
0
1
0
1
0
1
0
1
0
1

Tabel 6.3. DECODER BCD TO SEVEN SEGMENT

INPUT

BI /

OUTPUT

SEVEN

RBO

SEGMEN
T

LT

RB

I
1

1
1
1
1
1
1
1
1
1
1
1
1

1
1
1
1
1
1
1
1
1
1
1
1

0
0
0
0
0
0
0
1
1
1
1
1

0
0
0
1
1
1
1
0
0
0
0
1

0
1
1
0
0
1
1
0
0
1
1
0

1
0
1
0
1
0
1
0
1
0
1
0

1
1
1
1
1
1
1
1
1
1
1
1

1
0
0
1
0
1
0
0
0
1
1
1

0
0
0
0
1
1
0
0
0
1
1
0

0
1
0
0
0
0
0
0
0
1
0
1

1
0
0
1
0
0
1
0
1
0
0
1

1
1
1
1
0
1
0
1
0
1
1
1

1
1
1
0
0
0
1
0
0
1
1
0

1
0
0
0
0
0
1
0
0
0
0
0

6. ANALISA DAN PEMBAHASAN

Cara kerja dari rangkaian ini sebagai berikut, ketika JKFF D0 diberikan clock maka
JKFF tersebut akan mengeluarkan bit 1 pada pin Q nya, sedangkan lainnya masih
berlogika 0 sehingga jika diurutkan dari D3_D2_D1_D0 adalah biner 0001 (1 dalam
desimal) selanjutnya jika diberikan clock pada JKFF D0 keluaran pin Qnot/Q' nya
akan berubah dari 0 ke 1 mempengaruhi masukan sumber detak atau clock pada JKFF
D1 (transisi tinggi) sehingga yang tadinya keluaran Q nya adalah bit 0 menjadi 1, lalu
JKFF D0 yang tadinya keluaran Q nya dari bit 1 berubah menjadi 0 sehingga jika
diurutkan dari D3_D2_D1_D0 adalah biner 0010 (2 dalam desimal) seterusnya jika
JKFF D0 diberikan clock ia akan kembali berlogika 1 tanpa mempengaruhi sumber
detak JKFF D1 (karena keluaran pin Qnot dari JKFF berlogika 0) sehingga jika
diurutkan dari D3_D2_D1_D0 adalah biner 0011 (3 dalam desimal) begitulah
seterusnya pin keluaran Qnot JKFF D0 dan D1 akan mempengaruhi sumber detak
pada JKFF D3 dan keluaran Q nya juga berubah jika diurutkan dari D3_D2_D1_D0
adalah biner 0100 (4 dalam desimal) dan seterusnya hingga biner 1101(13 dalam
desimal. Sehingga rangkaian ini akan melakukan counter dimulai dari 0 hingga 13
dalam desimal.
7. KESIMPULAN
Dalam percobaan ini dapat diambil kesimpulan bahwa:
- Rangkaian Asynchrounous Couter Moudulus 14 ini akan mencacah bilangan
-

secara berurutan
Rangkaian Asynchrounous Couter Moudulus 14 ini mengeluarkan output bilangan
biner mulai dari 0 hingga 13

DAFTAR PUSTAKA
Nixon, Benny. Laboraturium Digital 1 (Rangkaian Kombinatorial) Jakarta :
Politeknik Negeri Jakarta, 2008
http://at-taufiq-umum.blogspot.co.id/2010/07/counter-asinkron.html
http://baskarapunya.blogspot.co.id/2014/03/rangkaian-counter-dengan-jk-flip-flop.html

LAMPIRAN