TUGAS PERANCANGAN

RANGKAIAN TERINTEGRASI

PERANCANGAN DAN DESAIN CMOS

ADOL BASTIAN PANE 10413265

FEBRIANSYAH RAMADHAN 13413370
GESSANG JAYA SYAHPUTRA 13413695
SAKTIO SURYOWIDAGDO 18413202

TEKNIK ELEKTRO
UNIVERSITAS GUNADARMA
2016/2017
 KATA PENGANTAR

Alhamdulillah kami telah menyelesaikan tugas ini dengan judul “PERANCANGAN DAN
DESAIN CMOS”, tidak lupa kita panjatkan puji syukur kepada Tuhan YME yang telah
memberikan karunia-Nya kepada kami untuk menyelesaikan malakah ini dengan baik. Terima
kasih kepada teman-teman sekelompok yang saling mendukung, tidak lupa terima kasih kami
kepada Ibu Vero selaku dosen pengajar mata kuliah Perancangan Rangkian Terintegrasi.
Dalam makalah ini berisikan beberapa informasi mengenai cara membuat serta merancang
CMOS. Kami minta maaf sebesar-besarya apabila ada kekurangan dalam makalah ini dalam
tatanan bahasa maupun tulisan. Semoga makalah ini bermanfaat bagi pembaca khususnya
mahasiswa Teknik Fiska. Terima kasih kami ucapkan sedalam-dalamnya.

Depok, 5 Juni 2017

Tim Penyusun

2
 ABSTRAK

Suatu bahan tentu memiliki sifat dan karakteristik tertentu tergantung fungsi dan
perlakuan terhadap bahan tersebut. Suatu bahan dapat di katagorikan sebagai bahan yang
bersifat semi konduktor karena unsur yang ada di dalam bahan tersebut dapat menghantarkan
arus/tegangan listrik. Sehingga bahan tersebut dapat dirancang dan di buat menjadi suatu IC
(integrated circuit) dengan beberapa komposisi termasuk ketebalan, serta proses difusi pada
pembentukan IC tersebut.

3
 DAFTAR ISI

Halaman Judul 1
Kata Pengantar 3
Abstrak 4
Daftar Isi 5
Daftar Gambar 6
Daftar Grafik 7
Daftar Tabel 8
BAB I PENDAHULUAN 9
1.1 Latar Belakang 9
1.2 Permasalahan 9
1.3 Batasan Masalah 9
1.4 Tujuan Penyusunan Makalah 9
1.5 Sistematika Laporan 9
BAB II DASAR TEORI 10
BAB III TUGAS KHUSUS 24
BAB IV KESIMPULAN 31
Daftar Pustaka
Lampiran

4
 DAFTAR GAMBAR

1. Gambar 2.1.1 Kapasitor dan lambang kapasitor dalam rangaian elektronika 7

2. Gambar 2.2.1 Kapasitor dalam sambungan elektronika mikro 8
3. Gambar 2.3.1 Perancangan Kapasitor MOS 10
4. Gambar 2.3.2 Struktur kapasitor MOS 12
5. Gambar 3.1 Desaign CMOS 15
6. Gambar 3.2 Design Masker dan Proses Metalisasi 15
7. Gambar 3.3 Rangkaian C-MOS inverter pada simulasi menggunakan software PSPICE 16

DAFTAR GRAFIK

1. Grafik 3.1 Bentuk sinyal dan input dan output dari rangkaian Inverter CMOS 17
2. Grafik 3.2 Grafik Tegangan output dari inverter CMOS 18

DAFTAR TABEL

1) Tabel 2.2.1 Karakteristik kapasitor MOS 9

5
 BAB I
PENDAHULUAN

1.1 Latar Belakang

Suatu bahan memiliki sifat yaitu dapat di olah sesuai kebutuhan, contoh misalkan
bahan tersebut akan di olah menjadi IC (integrated circuit). Tentu bahan memiliki sifat semi
konduktor yang dapat menghantarkan arus listrik, sehingga di dalam bahan tersebut memiliki
sambungan yang dinamakan sambungan p-n-p. Sambungan ini dinamakan p-n-p karena di
dalam bahan tersebut selain dapat menghantarkan arus listrik yaitu terjadi beberapa bias maju
dan bias mundur sehingga bahan tersebut dapat dirancang dan di buat menjadi suatu IC
(integrated circuit) dengan beberapa komposisi termasuk ketebalan, serta proses difusi pada
pembentukan IC tersebut.

1.2 Permasalahan
Permasalahan dalam penyusunan tugas ini adalah bagaimana cara membuat dan
mendesaign suatu piranti CMOS yang di terapkan pada sebuah IC (integrated circuit).

1.3 Batasan Masalah

Batasan permasalahan pada tugas ini adalah makalah ini hanya mambahas serta
mempelajari, memahami dan mendesaign suatu piranti CMOS yang di terapkan pada sebuah
IC (integrated circuit).

1.4 Tujuan Penyusunan Makalah

Tujuan penyusunan tugas ini adalah mempelajari, memahami dan mendesaign suatu
piranti CMOS yang di terapkan pada sebuah IC (integrated circuit).

1.5 Sistematika Laporan

Laporan ini terdiri atas kata pengantar, abstrak, daftar gambar, grafik tabel, Bab I
Pendahuluan yang berisi tentang latar belakang, permasalahan dan batasan masalah dalam
makalah ini serta sistematika laporan. Bab II Dasar Teori, yang berisi tentang teori-teori yang
berhubungan dengan tema makalah ini. Kemudian Bab III tugas khusus yang berisikan contoh
studi kasus (permasalahan) dan Bab IV yang berisikan Kesimpulan tentang kesimpulan hasil
pada makalah inidan yang terakhir adalah Daftar Pustaka dan lampiran data hasil makalah ini.

6
 BAB II
DASAR TEORI

2.1 Kapasitor pada umumnya

Kondensator (Capasitor) adalah suatu alat yang dapat menyimpan energi di dalam
medan listrik, dengan cara mengumpulkan ketidakseimbangan internal dari muatan listrik.
Kondensator memiliki satuan yang disebut Farad. Ditemukan oleh Michael Faraday (1791-
1867). Kondensator kini juga dikenal sebagai "kapasitor", namun kata "kondensator" masih
dipakai hingga saat ini. Pertama disebut oleh Alessandro Volta seorang ilmuwan Italia pada
tahun 1782 (dari bahasa Itali condensatore), berkenaan dengan kemampuan alat untuk
menyimpan suatu muatan listrik yang tinggi dibanding komponen lainnya. Kebanyakan
bahasa dan negara yang tidak menggunakan bahasa Inggris masih mengacu pada perkataan
bahasa Italia "condensatore", seperti bahasa Perancis condensateur, Indonesia dan Jerman
Kondensator atau Spanyol Condensador

Gambar 2.1.1 Kapasitor dan lambang kapasitor dalam rangaian elektronika

Ada beberapa tahapan untuk menguji kinerja dari kapasitor adalah sebagai berikut,
Pertama Kapasitor yang mempunyai polaritas (mempunyai kutub negatif dan positif) Untuk
menguji kapasitor berpolaritas digunakan ohmmeter dimana jolok merah dihubungakan
dengan kutub negatif dan kolok hitam pada kutub positif. Bila jarum menunjukkan harga
tertentu kemudian kembali ke tak terhingga (Sangat besar sekali) dikatakan kapasitor baik.
Bila menunjukkan harga tertentu dan tidak bergerak ke tak terhingga dikatakan kapasitor
bocor dan bila tidak bergerak sama sekali kemungkinan kapsitor putus atau range ohmmeter
kurang besar. Kedua Kapasitor nonpolar Caranya sama dengan kapasitor berpolaritas hanya
saja kamu tidak perlu memperhatikan kutub positif dan kutub negatif.

7
2.2 Sambungan MOS sebagai kapasitor dan gate kapasitor
Pengertian MOS adalah bahan semi konduktor yang digunakan sebagai bahan dasar
untuk pembuatan chip integrated circuit (IC) yang mempunyai intensitas tinggi dalam
teknologi microprocessor. Pada dasarnya terdapat dua tipe kapasitor yang digunakan dalam
IC, yaitu jenis MOS (metal-oxide-semiconductor) dan sambungan p-n. Kapasitor MOS dapat
dipabrikasi dengan membuat daerah berdoping tinggi pada semikonduktor sebagai suatu pelat,
di atasnya ditambahkan lapisan oksida sebagai dielektrik dan kemudian lapisan logam dibuat
di atasnya sebagai pelat kedua (lihat gambar 2.2.1-a).

Gambar 2.2.1 Kapasitor dalam sambungan elektronika mikro

(a) Sambungan MOS, (b) Sambungan (p-n)

Kapasitor metal-oxide-semiconductor (MOS) nonpolar mempunyai penampang tegak

seperti yang terlihat pada gambar berikut ini. Struktur ini merupakan kapasitor keping sejajar
dengan silikon dioksida sebagai dielektrik. Keping atasnya adalah sebuah lapisan thin film
logam (aluminnium). Keping bawah terdiri dari heavily doped n+ region yang terbentuk
ketika difusi emitter dilakukan.Harga kapasitansinya biasanya 0,4 pF/mil 2 untuk ketebalan
silikon dioksida 500 Ӓ, kapasitansi itu berubah mengikuti ketebalannya.

8
 Proses pembuatan kapasitor MOS, lapisan oksida cukup tebal ditumbuhkan secara
termal pada substrat silikon. Kemudian dengan litografi di buat jendela sehingga oksida
tergerus (etched). Pada daerah jendela kemudian dibuat tipe - p+ dengan proses difusi atau
inplantasi, sementara oksida tebal di sekelilingnya berfungsi sebagai masker. Lapisan oksida
tipis kemudian ditumbuhkan secara termal pada daerah jendela kemudian diikuti dengan
pembuatan lapisan logam di atasnya. Besarnya kapasitansi per satuan luas diberikan oleh
persamaan

dimana adalah ∈ox permitivitas dielektrik silikon dioksida dan d adalah ketebalan oksida.
Sambungan p-n kadang-kadang juga digunakan untuk membuat kapaasitor pada rangkaian
terintegrasi. Pandangan atas dan irisan melintang kapasitor sambungan n+ - p diperlihatkan
pada gambar 2.2.1-b. Sebagai kapasitor, biasanya sambungan dalam keadaan berpanjar
mundur. Besarnya kapasitansi tidak konstan, yaitu mengikuti tegangan panjar yang diberikan
sebagai fungsi dari (Vb-VR)-1/2. Resistansi seri berharga lebih besar dibandingkan kapasitor
MOS karena resistivitas pada daerah-p berharga lebih besar dibandingkan pada daerah - p+.
Tabel 2.2.1 Karakteristik kapasitor MOS

9
2.3 Perancangan Kapasitor MOS
Kapasitor MOS dalam IC merupakan kapasitor keping sejajar. Keping bawah dibuat
dengan proses difusi n+ yang heavily doping, dikerjakan bersamaan dengan proses difusi
emitter untuk transistor n-p-n dalam IC. Lapisan dielektriknya merupakan lapisan silikon
dioksida tipis. Sebagai keping atasnya adalah lapisan metalisasi tipis yang dikerjakan
bersamaan dengan pembuatan lapisan metalisasi untuk interkoneksi. Bila semua isolasi sudah
selesai dikerjakan dengan proses difusi isolasi, dan seluruh permukaan sudah dilapisi silikon
dioksida, maka fabrikasi kapasitor MOS masih memerlukan masker-masker untuk proses-
proses:
a) difusi n+
b) pembuatan lapisan silikon dioksida
c) pembuatan lubang kontak (window)
d) pembuuatan lapisan metalisasi untuk keping atas metal dan konduktor interkoneksi.
Dalam pembuatan masker, dimensi keping kapasitor ditentukan dengan asumsi bahwa
yang dinamakan fringing effect boleh diabaikan, sehingga kapasitansi kapasitor MOS dapat
dihitung rumus kapasitor keping sejajar ini.
C = (Ko εo A )/d
dimana
Ko = kostante dielektrik relatip silikon dioksida = 3,9
εo = permitiviti ruang bebas = 88,6 x 10-12
d = ketebalan dielektrik silikon dioksida
A = luas keping atas yang efektip

Gambar 2.3.1 Perancangan Kapasitor MOS

10
 Dalam kapasitor MOS, luas keping bawah harus lebih besar dari keping atas, karena
fringing effect boleh diabaikan, sehingga luas keping atas dianggap luas A yang efektip.
Keping bawah kapasitor MOS harus lebih luas dari pada keping atasnya. Karena fringing
effect dapat diabaikan, sehingga luas keping atas harus dibuat seminimum mungkin, untuk
dapat dianggap sebagai luas yang efektip. Selain itu, untuk memperoleh kapasitansi yang
besar, ketebalan dielektrik harus dibuat yang setipis mungkin. Dengan teknologi yang ada saat
ini ketebalan dielektrik dapat dibuat sampai setipis 500 Ӓ. Dalam merancang tataletak
kapasitor MOS, pertama-tama harus dihitung dimensi keping atas. Sebelum
diimplementasikan, hasil hitungan itu harus disesuaikan dengan parameter-parameter
pembuatan masker, dan juga disesuaikan dengan teknologi difusi yang digunakan. Karena
dimensi masker itu sangat kecil, terlebih dahulu harus dibuat yang dinamakan artwork dalam
dimensi yang jauh lebih besar. Kemudian artwork itu dperkecil (direduksi) dengan sistem
fotografi sampai mendapatkan masker dengan dimensi yang diinginkan. Jadi, sebelum
membuat artwork harus diketahui dan dipahami sistem fotografi yang digunakan dalam
pembuatan masker. Selain itu, juga harus dipahami berapa besar rasio fotoreduksi, dan jenis
fotoresis yang digunakan. Biasanya yang sering digunakan:
a) sistem fotoreduksi dua tahap, memakai dua image reversal (pembalik citra.
b) total reduction ratio sebesar 125 kali
c) fotoresist negatip
Jika menggunakan fotoresist negatip, maka bagian fotoresist negatip yang terkena sinar
ultraviolet yang menembus bagian masker yang transparan, menjadi tidak larut (mengeras)
dalam larutan yang disebut developer . Sehingga bagian silikon dioksida yang akan dibuka
sebagai window harus diletakkan di bawah fotoresist yang tidak terkena sinar ultraviolet.
Selain itu, juga harus dipahami berapa dimensi bukaan window yang diperbolehkan, berapa
besar registration errors maksimum selama dikerjakan alignment masker-masker berurutan di
atas wafer. Biasanya lubang bukaan window minimum 1 x 1 mil, dan registration errors
maksimum 1 mil.

Gambar 2.3.2 Struktur kapasitor MOS

11
 BAB III
KONSEP PERANCANGAN DAN DESAIGN CMOS

Keterangan :

KONSEP DESIGN DAN PROSES

Dilakukan design dari BiCMOS kedalam Software AutoCAD sebagai berikut

Gambar 3.1 Desaign CMOS

12
CMOS
A. Difusi P-Well :
Asumsi  nilai kedalaman Xj = 2 µ cm
P-well menggunakan impuritas Ga pada suhu 1000oC selama 10 menit
(600s),
maka didapat nilai D1000(Ga) = 3 x 10-14
sehingga didapat nilai Co = 4 x 1019/cm3
Untuk menghitung nilai C(x,t) = Co erfc )
= 4 x 10 erfc (2 x 10-6 /
19
)
19
= 4 x 10 erfc 0.24
Sehingga nilai erfc 0.24 = 0.81
C(x,t) = 4 x 1019 x 0.81
= 3.24 x 1019 /cm3
B. Difusi N :
Asumsi  nilai kedalaman Xj = 1 µ cm
P-well menggunakan impuritas Boron (B) pada suhu 1200oC selama 10
menit (600s),
maka didapat nilai D1200(B) = 6 x 10-13
sehingga didapat nilai Co = 2.3 x 1020 /cm3
Untuk menghitung nilai C(x,t) = Co erfc )
= 2.3 x 1020 erfc (1 x 10-6 / )
20
= 2.3 x 10 erfc 0.083
Sehingga nilai erfc 0.083 = 0.33
C(x,t) = 2.3 x 1020 x 0.33
= 7.5 x 1019 /cm3
C. Difusi P :
Asumsi  nilai kedalaman Xj = 0.5 x10-3 µ cm
P-well menggunakan impuritas Phospor (P) pada suhu 1100oC selama
10 menit (600s),
maka didapat nilai D1100(P) = 8 x 10-14
sehingga didapat nilai Co = 1x 1021/cm3
Untuk menghitung nilai C(x,t) = Co erfc )
= 1x 10 erfc (0.5x 10-6 /
21
)
= 1x 1021 erfc 0.036
Sehingga nilai erfc 0.036 = 0.14
C(x,t) = 1 x 1021 x 0.14
= 0.14 x 1021 /cm3
Bipolar
Difusi resistor-p :
Asumsi Csubstrat untuk Si = 1016 cm-2
kedalaman Xj resistor-p = 1 x10-3 µcm
T pada suhu kamar 27oC = 300 K

13
konsentrasi p-resistor

Nilai Cx akan digunakan untuk menghitung

Nilai L dapat dilihat pada hasil design dari AutoCAD

A=
1.5 x 10-12 cm

14
Sehingga,

Design Masker dan Proses Metalisasi (kontak)

Metalisasi  Untuk proses pembuatan kontak metal S-G-D dan kontak resistor-p
adalah seperti dibawah ini

Gambar 3.2 Design Masker dan Proses Metalisasi

Proses metalisasi  Pada CMOS S-G-D antara P-MOS dan N-MOS saling
dihubungkan akan membentuk rengkaian inverter seperti terlihat pada gambar
diatas,kemudian pada bipolar p-resistor akan diberi arus sehingga akan menghasilkan
tegangan sebesar (V) yang nantinya dari tegangan pada P-resistor dihubungkan dengan
inverter yang membentuk rangkaian inverter CMOS dan kemudian akan disimulsikan pada
software yang dinamakan PSPICE.

Etching
Etsa silikon untuk pembentukan ketebalan diagragma/membran (h) seperti terlihat
pada gambar 1 proses pempentukan diafragma dimana h = 3.80380 . Dimana proses
pembentukan diafragma ini tidak boleh melewati lapisan P-well sehingga h diagragma harus
lebih besar dari h p-well

15
SIMULASI

Gambar 3.3 Rangkaian C-MOS inverter pada simulasi menggunakan software PSPICE

Gambar 3 merupakan rangkaian Inverter CMOS. Dimana rangkaian inverter tersebut

dihasilkan dari S-G-D yang dihubungkan antara P-MOS dan CMOS. kemudian inverter
tersebut dihubungkan dengan tegangan yang dihasilkan oleh p-resistor pada, B-polar
sehingga proses metalisasi dapat dilihat pada halaman sebelumnya (gambar 2)

16
 Grafik 3.1 Bentuk sinyal dan input dan output dari rangkaian Inverter CMOS

Gambar 3.4 merupakan sinyal input dan output yang dihasilkan dari rangkaian Inveter
CMOS. Dimana garis yang berwarna merah merupakan input dan garis yang berwarna biru
merupakan output. Dapat dilihat pada gambar 4 apabila input diberi logic 1 atau diwakili
dengan 5 volt maka output akan bernilai logic 0 ( 0 volt).Sebaliknya apabila inputan diberi
logic 0 (0 volt) maka outputannya akan bernilai logic 1 ( 5 volt). Dengan range tegangan 0-5
volt.
Pada Bipolar p-resistor akan mengalami regangan apabila diberi tekanan. ini
dikarenakan p-resistor terletak diatas membran diafragma sehingga apabila diberi tekanan dari
atas maka akan mengalami perubahan panjang dari p-resistor yang nantinya akan mengubah
nilai resistansi.

Dimana : L= panjang dari p-resistor

T= tinggi dai p-resistor
A= Xj x t
Xj = Kedalaman dari P-resistor

17
 Grafik 3.2 Grafik Tegangan output dari inverter CMOS

Gambar 3.5 merupakan grafik tegangan output dari rangkaian inverter CMOS.dimana
sumbu x merupakan Vinput (Vin) dan sumbu Y merupakan Voutput (Vout). Dapat dilihat
pada gambar 5 tersebut apabila input 0 volt maka akan menghasilkan outputan 5 volt. Pada
tegangan 2 volt (sumbu x) merupakan tegangan VDD dan daerah lengkungan merupakan
daerah resistansi.

18
 BAB IV
KESIMPULAN

Dari hasil percobaan yang di lakukan dapat di tarik kesimpulan antara lain sebagai
berikut :
1) Kapasitansi didefenisikan sebagai kemampuan dari suatu kapasitor untuk dapat
menampung muatan elektron.
2) Muatan elektrik ini “tersimpan” selama tidak ada konduksi pada ujung-ujung kakinya.
3) Bipolar p-resistor akan mengalami regangan apabila diberi tekanan dikarenakan p-
resistor terletak diatas membran diafragma sehingga apabila diberi tekanan dari atas
maka akan mengalami perubahan panjang dari p-resistor yang nantinya akan mengubah
nilai resistansi.
4) Kapasitor MOS dalam IC merupakan kapasitor keping sejajar. Keping bawah dibuat
dengan proses difusi n+ yang heavily doping, dikerjakan bersamaan dengan proses
difusi emitter untuk transistor n-p-n dalam IC. Lapisan dielektriknya merupakan
lapisan silikon dioksida tipis.
5) Fabrikasi kapasitor MOS masih memerlukan masker-masker untuk proses-proses
antara lain difusi n+, pembuatan lapisan silikon dioksida, pembuatan lubang kontak
(window), pembuuatan lapisan metalisasi untuk keping atas metal dan konduktor
interkoneksi.

19
 DAFTAR PUSTAKA

[1] A. Holmes-Siedlle and L. Adams, Handbook of Radiation Effects, Oxford

University Press Inc., New York, 1993.
[2] T.P. Ma, P.V. Dressendorfer, Ionizing Radiation Effects in MOS Devices and
Circuits, J. Wiley, New York (1989).
[3] B.S. Doyle, D.B. KraKauer, and K.R. Mistry, Examination of Oxide Damage
During High-Current Stress of n-MOS Transistors, IEEE Trans. Elec. Dev., vol. 40,
No. 5, p.980-985, May 1993.
[4] D.A. Neamen, Semiconductor Physics and Devices, Basic Principles, University of
Mexico, Irwin Edition, Boston (1994).
[5] Hazri Bakhtiar, Caratérisation de Structures MOS Submicroniques er analyse de
Défauts Induits Par Irradiation Gamma. Extrapôlation Aux Défauts Induits
Dans Les Oxydes de Champs des Transistors Bipolaires, Thesis PhD
Microelectronic - 1999, Université de Metz, France.
[6] T.P. Ma, P.V. Dressendorfer, Ionizing Radiation Effects in MOS Devices and
Circuits, J. Wiley, New York (1989).
[7] G.C. Messenger and M.S. Ash, The Effects of Radiation on Electronic Systems,
Van Nostrand Reinhold Company Inc., New York, 1986.
[8] P.T. Wahle, Radiation Effects on Power MOSFET Under Simulated Space
Radiation Conditions, Thesis in Electrical Engineering, University of Arizona, 1989.
[9] Jaspir Singh, Semiconductor Devices an Introduction, McGraw Hill inc, University
of Michigan, 1994.
[10] Thomas L. Floyd, Electronic Devices, Printice Hall, New Jersey, 1996

20