SISTEM DIGITAL
TEKNIK INFORMATIKA
Mata Kuliah : Sistem Digital
Dosen : Kiswanto
RANGKUMAN
PENCACAH SISTEM DIGITAL
I. KONFIGURASI SISTEM
Flip-flop merupakan rangkaian digital yang digunakan untuk menyimpan satu bit
secara semi permanen sampai ada suatu perintah untuk menghapus atau mengganti isi dari bit
yang disimpan. Prinsip dasar dari flip-flop adalah suatu komponen elektronika dasar seperti
transistor, resistor dan dioda yang di rangkai menjadi suatu gerbang logika yang dapat bekerja
secara sekuensial.
JK flip-flop atau sering ditulis dengan simbol JK –FF merupakan pengembangan dari
RS flip-flop. JK flip-flop digunakan sebagai komponen dasar suatu counter atau pencacah naik
(up counter) ataupun pencacah turun (down counter).
Rangkaian dasar JK Flip Flop
Counter ( rangkaian logika sekuensial yang dibentuk dari flip-flop. Mencacah dapat
diartikan menghitung, hampir semua system logika menerapkan pencacah. Komputer digit
menerapkan pencacah guna mengemudikan urutan dan pelaksanaan langkah-langkah dalam
program. Fungsi dasar pencacah adalah untuk “mengingat” berapa banyak pulsa detak yang
telah dimasukkan kepada masukan, sehingga pengertian paling dasar pencacah adalah system
memori.[1]
Terdapat 2 jenis pencacah / counter yaitu yang pertama pencacah sinkron/sychnronous
counter, yang beroprasi serentak dengan pulsa clock yang kadang-kadang disebut juga
pencacah deret. Sedangkan pencacah tak sinkron / asyhnronous beroprasi tidak serentak
dengan pulsa clock.
Karakteristik counter
1. Sampai berapa banyak ia dapat mencacah (modulo pencacah)
2. Mencacah maju atau mencacah mundur
3. Kerjanya sinkron atau tidak sinkron[2]
Kegunaan pencacah
1. Menghitung banyaknya detak pulsa dalam satu periode waktu
2. Membagi frekuensi
3. Pengurutan alamat
4. Beberapa rangkaian aritmatika
2. Pencacah decade
Pencacah ini menghasilkan kode bilangan dalam bit biner, danakan menghitung sampai dengan
batas yang ditentukan. Salah satunya adalah pencacah 8421 BCD counter, pencacah ini akan
menghasilkan bilangan kode 8421 BCD dari bilangan decimal 0 – 9. Dengan demikian
pencacah ini hanya akan menghitung maju dari 0000 – 1001, lalu kembali lagi.
Agar output dari FF berubahdari 0 0, daritabel 1 baris ke-1 dan 3 terlihat bahwa harga J
harus 0, sedangkan harga dari K boleh 0 atau 1. Hal ini dituliskan pada tabel 2 baris 1 (X = bisa
0 atau 1). Tabel 2 disebut tabel transisi dari JKFF. Jadi dengan demikian kalau urutan
perubahan dari output FF telah ditentukan, maka dapat dibuat harga tabel J dan K dari setiap
FF untuk setiap harga kombinasi QA QB QC. Dari tabel seperti ini dapat diperoleh persamaan J
dan K sebagai fungsi QA, QB, dan QC.
3) Berdasarkan tabel flip flop JK, lengkapi tabel Kondisi J dan K dari setiap FF pada pencacah
sinkron modulo-8 di bawah ini
QA QB QC JA KA JB KB JC KC
0 0 0 0 X 0 X 1 X
0 0 1 0 X 1 X X 1
0 1 0 0 X X 0 1 X
0 1 1 1 1 X 1 X 1
1 0 0 X 0 0 X 1 X
1 0 1 X 0 1 X X 1
1 1 0 X 0 X 0 X 0
1 1 1 X 1 X 1 X 1
4) Dengan menggunakan Karnaugh Map dari Tabel 3 akan diperoleh pemetaan untuk nilai J A,
JB, KA dan KB sebagai berikut :
QAQ QAQ
B 00 01 11 10 B 00 01 11 10
QC QC
0 0 0 X X 0 X X 0 0
1 0 1 X X 1 X X 1 0
JA KA
QAQB QAQB
00 01 11 10 00 01 11 10
QC QC
0 0 X X 0 0 X 0 0 X
1 1 X X 1 1 X 1 1 X
JB KB
QAQB QAQB
00 01 11 10 00 01 11 10
QC QC
0 1 1 1 1 0 X X X X
1 X X X X 1 1 1 1 1
Jc Kc
Syncronous counter memiliki pemicuan dari sumber clock yang sama dan susunan flip-
flopnya adalah paralel. Dalam Syncronous counter ini sendiri terdapat perbedaan penempatan
atau manipulasi gerbang dasarnya yang menyebabkan perbadaan waktu tunda yang di sebut
carry propagation delay.
Penerapan counter dalam aplikasinya adalah berupa chip IC baik IC TTL, maupun CMOS,
antara lain adalah: (TTL) 7490, 7493, 74190, 74191, 74192, 74193, (CMOS)
4017,4029,4042,dan lain-lain.
Pada Counter Sinkron, sumber clock diberikan pada masing-masing input Clock dari Flip-
flop penyusunnya, sehingga apabila ada perubahan pulsa dari sumber, maka perubahan
tersebut akan men-trigger seluruh Flip-flop secara bersama-sama.
Gambar rangkaian Up
Counter Sinkron 3 bit
Gambar rangkaian Down Counter Sinkron 3 bit
Rangkaian Up/Down Counter merupakan gabungan dari Up Counter dan Down Counter.
Rangkaian ini dapat menghitung bergantian antara Up dan Down karena adanya input
eksternal sebagai control yang menentukan saat menghitung Up atau Down. Pada gambar 4.4
ditunjukkan rangkaian Up/Down Counter Sinkron 3 bit. Jika input CNTRL bernilai ‘1’ maka
Counter akan menghitung naik (UP), sedangkan jika input CNTRL bernilai ‘0’, Counter akan
menghitung turun (DOWN).
Seperti tersebut pada bagian sebelumnya Asyncronous counter tersusun atas flip-flop yang
dihubungkan seri dan pemicuannya tergantung dari flip-flop sebelumnya, kemudian menjalar
sampai flip-flop MSB-nya. Karena itulah Asyncronous counter sering disebut juga sebagai
ripple-through counter.
Sebuah Counter Asinkron (Ripple) terdiri atas sederetan Flip-flop yang dikonfigurasikan
dengan menyambung outputnya dari yan satu ke yang lain. Yang berikutnya sebuah sinyal
yang terpasang pada input Clock FF pertama akan mengubah kedudukan outpunyanya
apabila tebing (Edge) yang benar yang diperlukan terdeteksi.
Output ini kemudian mentrigger inputclock berikutnya ketika terjadi tebing yang seharusnya
sampai. Dengan cara ini sebuah sinyal pada inputnya akan meriplle (mentrigger input
berikutnya) dari satu FF ke yang berikutnya sehingga sinyal itu mencapau ujung akhir
deretan itu. Ingatlah bahwa FF T dapat membagi sinyal input dengan faktor 2 (dua). Jadi
Counter dapat menghitung dari 0 sampai 2” = 1 (dengan n sama dengan banyaknya Flip-flop
dalam deretan itu).
Counter Mod-N adalah Counter yang tidak 2n. Misalkan Counter Mod-6, menghitung : 0, 1,
2, 3, 4, 5. Sehingga Up Counter Mod-N akan menghitung 0 s/d N-1, sedangkan Down
Counter MOD-N akan menghitung dari bilangan tertinggi sebanyak N kali ke bawah.
Misalkan Down Counter MOD-9, akan menghitung : 15, 14, 13, 12, 11, 10, 9, 8, 7, 15, 14,
13,..
Sebuah Up Counter Asinkron Mod-6, akan menghitung : 0,1,2,3,4,5,0,1,2,… Maka nilai yang
tidak pernah dikeluarkan adalah 6. Jika hitungan menginjak ke-6, maka counter akan reset
kembali ke 0. Untuk itu masing-masing Flip-flop perlu di-reset ke nilai ”0” dengan
Rangkaian Up/Down Counter merupakan gabungan dari Up Counter dan Down Counter.
Rangkaian ini dapat menghitung bergantian antara Up dan Down karena adanya input
eksternal sebagai control yang menentukan saat menghitung Up atau Down. Pada rangkaian
Up/Down Counter ASinkron, output dari flip-flop sebelumnya menjadi input clock dari flip-
flop berikutnya.
Perancangan Counter
Perancangan counter dapat dibagi menjadi 2, yaitu dengan menggunakan peta Karnough, dan
dengan diagram waktu. Berikut ini akan dijelaskan langkah-langkah dalam merancang suatu
counter.
Umumnya perancangan dengan peta karnaugh ini digunakan dalam merancang syncronous
counter. Langkah-langkah perancangannya:
a. Dengan mengetahui urutan keluaran counter yang akan dirancang, kita tentukan masukan
masing-masing flip-flop untuk setiap kondisi keluaran, dengan menggunakan tabel kebalikan.
1) Menggambarkan diagram waktu clock, tentukan jenis pemicuan yang digunakan, dan
keluaran masing-masing flip-flop yang kita inginkan. Untuk n kondisi keluaran, terdapat
njumlah pulsa clock.
2) Dengan melihat keluaran masing-masing flip-flop sebelum dan sesudah clock aktif (Qn
dan Qn+1), tentukan fungsi masukan flip-flop dengan menggunakan tabel kebalikan.
4) Sederhanakan fungsi masukan yang telah diperoleh sebelumnya, dengan melihat kondisi
logika dan kondisi keluaran flip-flop. Untuk flip-flop R-S dan J-K kondisi don’t care (x)
dapat dianggap sama dengan 0 atau 1.
5) Tentukan (minimal satu) flip-flop yang dipicu oleh keluaran flip-flop lain. Hal ini dapat
dilakukan dengan mengamati perubahan keluaran suatu flip-flop setiap perubahan keluaran
flip-flop lain, sesuai dengan jenis pemicuannya.
6) Buat rangkaian counter, dengan fungsi masukan flip-flop yang telah ditentukan. Pada
umumnya digunakan gerbang-gerbang logika untuk membentuk fungsi tersebut.
V. KESIMPULAN DAN SARAN
A) KESIMPULAN
1) Pencacah (counter) merupakan perhitungan naik atau turun yang sequensial atau
berkelanjutan.
2) Pencacah itu sendiri terbagi menjadi dua bagian, yakni pencacah sinkron dan pencacah tak
sinkron.
3) Yang membedakan antara pencacah sinkron dan pencacah tak sinkron adalah gerbang logika
AND
4) Agar dapat menyusun sejumlah flip flop yang memenuhi urutan perubahan yang telah
ditentukan maka bergantung pada macam pencacahnya.
B) SARAN
1) Sebelum kita melakukan praktikum, telitilah dalam merangkai rangkaian pencacah tersbut.
Karena apabila salah satu kabel menempati posisi yang tidak tepat saja akan menyebabkan
keluaran menjadi salah.
2) Sebelum melakukan praktikum, pahamilah terlebih dahulu modul-modul praktikum yang
diberikan sebelumnya.
3) Telitilah terlebih dahulu dengan soal-soal yang diberikan sebelum mengerjakannya