SEMINAR NASIONAL ELECTRICAL, INFORMATICS, AND IT’S EDUCATIONS 2009

DESAIN PERANGKAT KERAS DIGITAL KONVERTER BILANGAN BINER KE

LOGARITMA MENGGUNAKAN VHDL
Arief Budijanto
Lab. Simulasi & Sistem Digital Teknik Elektro ITATS

ABSTRAK

Logaritma adalah sebuah konsep aritmatika yang banyak digunakan dalam berbagai
bidang ilmu pengetahuan, dan teknologi. Salah satu contoh logaritma digunakan untuk menghitung
desibel. Selain itu sistem bilangan logaritma dalam matematika dapat digunakan untuk untuk
menyederhanakan proses perkalian, pembagian, akar. Penelitian ini menjelaskan tentang
perancangan dan simulas iperangkat keras digital konverter biner ke logaritma menggunakan
VHDL. Berdasarkan proses pengujian, sistem dengan clock periode 40 ns membutuhkan waktu
147 ns untuk menkonversikan bilangan biner ke logaritma. Secara fungsional sistem yang dibuat
sudah bekerja dengan baik, tetapi masih mempunyai selisih perbedaan hasil untuk bilangan yang
n
bukan kelipatan 2 .

Kata kunci : Konverter, Logaritma, VHDL

1. Pendahuluan 2. Bilangan Logaritma

Logaritma adalah sebuah konsep Mitchell merepresentasikan dalam
aritmatika yang banyak digunakan dalam berbagai papernya tentang analisa logaritma yang diringkas
bidang ilmu pengetahuan, dan teknologi. Salah satu sebagai berikut. Diberikan N sebuah bilangan biner
k +1
contoh logaritma digunakan untuk menghitung dalam interval 2 ≤ 2 , dimana j = 0, ±1, ±2,...; k
j
desibel[1]. Selain itu sistem bilangan logaritma
= 0, ±1, ±2; dan k ≥ j ; N = z ...z z z z z .z z z
k 4 3 2 1 0 -1 -2 -
dalam matematika dapat digunakan untuk 3 j
menyderhanakan proses perkalian, pembagian, akar ...z . Jadi N dapat direpresentasikan
dan lain sebagainya[6]. dengan[1,2,5,6]:
k −1
Dalam perkembangannya untuk N = 2 k + ∑ 2i zi .............(1)
mendesain perangkat keras digital perkalian, i= j
pembagian dan SOP (sum of product), yaiu
m dimana zi =’0’ atau ’1’
y = ∑ anbn  k −1 
n =1
merupakan persamaan matematis
N = 2 k 1 + ∑ 2 i −k z i  .............(2)
yang banyak digunakan untuk menghitung deret  i= j 
sinyal diskrit dalam bidang ilmu pengolahan sinyal Jika diberikan
k −1
digital sangat membutuhkan waktu yang cepat.
Untuk desain perangkat keras digital perkalian telah m = ∑ 2 i−k zi .............(3)
i= j
banyak dikemabang, antara lain menggunaka
algortima Shif and Add, Algoritma Booth. Desain jika k ≤ j, m akan mempunyai
perangkat keras digital perkalian yang
menggunakan alogotritma tersebut diatas interval 0 ≤ m < 1 sehingga :
membutuhkan waktu yang lama, apa lagi jika
diterapkan pada persamaa SOP. Sehinnga dalam N = 2 k (1 + m) .............(4)
proposal ini kami akan melakukan sebuah penelitian
untuk merancang sebuah rangkaian digital (digital log 2 N = log 2 2 + log 2 (1 + m)
k
.............(5)
dimana log 2 2 =
hardware) yang berfungsi untuk mengkoversikan k
k , sehingga didapatkan :
bilangan bener ke logaritma dan logaritma ke biner.
Perancangan konverter tersebut dilakukan dengan
bantuan perangkat lunak VHDL (Very high speed log 2 N = k + log 2 (1 + m) .............(6)
Hardware Description Language). Dari penelitian ini
diharapkan dapat dikembangkan penerapannya Sebenarnya m adalah sebuah bialangan logaritma
pada rangkaian pengali digital (digital multiplier), biner bagian mantisa-nya. Dan Mitchell membuat
pembagi digital (digital devider) dan SOP (Sum of suatu rumusan pendekatan log2N dengan
Product) yang menggunakan metoda logaritma yaitu sebagai berikut:
dengan waktu proses yang relatif cepat ′
(log N ) = k + m .............(7)
dibandingkan dengan perkalian atau pembagian 2

yang menggunakan metode lainnya. Sedangkan untuk perhitungan errornya logaritmanya

adalah :
error = log N − (log N )′
2 2
...........(8)

A2-103
SEMINAR NASIONAL ELECTRICAL, INFORMATICS, AND IT’S EDUCATIONS 2009 A2-104

Misal sebuah bilangan N = 29 dan representasi

binernya adalah 11101, Maka nilai k = 4 (karena bit
4
ke-5 dari biner 29 bernilai ’1’ atau desimalnya 2 )
dan m = 0.1101. Berikut representasi bilagan
logaritma biner N :
4
N = 2 (1 + 0.1101) = 29
Dengan persamaan (6) maka log2N = 4 + 0.1101 =
100.1101(2) = 4.8125(10) Gambar 2. Struktur VHDL Code Konverter Biner ke
lograritma
3. Desain Sistem Konversi Bilangan Biner Ke
Logaritma 4. Hasil Pengujian
3.1 Algoritma BinToLog Pengujian konverter BinToLog dilakukan
1. Masukkan bilangan biner 16 bit ke dalam dengan memberikan input bilangan biner tak
register sementara dan secara bersamaan bertanda dengan lebar 16 bit pada saluran input D.
deteksi posisi bit 1 paling kiri serta Output dari konverter ini merupakan bilangan
menggantikan bit-bit sebelah kanannya logaritma biner, yaitu terdiri dari output karakteristik
dengan nilai ’0’ semua. (biner 4 bit) dan Mantisa (biner 12 bit). Karakteristik
misal bilangan 29(10) dalam format biner 16 adalah bagian bilangan bulat dan mantisa
bit adalah ’0000000000011101’, maka merupakan bilangan pecahannya (fraction). Misal
bilangan biner tersebut berubah menjadi karakteristik sama dengan ”0101” dan mantisanya
’0000000000010000’ ”100000000000” maka outputnya adalah biner
2. Kodekan bilangan biner yang telah dideteksi ”0101,100000000000” atau dalam desimal sama
posisi bit ’1’ nya ke dalam kode biner 4 bit. dengan 5,5. Sedangkan DeteksiNol merupakan
Kode tersebut adalah n bilangan yang output indikator yang mendeteksi masukkannya
n
merupakan pangkat (z ) dari bobot bilangan berupa bilangan ”0” atau bukan. Jika masukannya
biner posisi bit paling kanan yang bernilai ”0” maka DeteksiNol akan bernilai ”0” dan jika
’1’. Jadi untuk bilangan biner 16 bit bukan nol maka output DeteksiNol akan bernilai ”1”.
”0000000000010000” Pengujian yang akan dilakukan pada
15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0
(z z z z z z z z z z z z z z z z ) konverter BinToLog ini sebanyak 30 data dan clock
kodenya adalah 4(10) atau 0100(2).Nilai biner dengan periode 40 ns . Hasil simulasi konverter
ini merupakan nilai karakteristik. BinToLog ini diperlihatkan pada Gambar 4. dan
n 3 2 1 0
3. Ambil bit-bit z (z z z z ) dan letakkan pada Gambar 5.
posisi paling kiri, kemudian bit-bit sisanya
3 2 1 0
diberikan nilai ’0’ semua (z z z z
000000000000) (16 bit). Nilai biner ini
merupakan nilai mantisanya (pecahan).
3.2 Arsitektur BinToLog Gambar 3. Diagram Blok Pengujian
Rancangan arsitektur Biner ke Logaritma
(BinToLog) diperilhatkan pada Gambar 1. yang
terdiri dari komponen-komponen LOD Encoder,
Register Karakteristik, Regiaster Sementara dan
Log Shifter.

Gambar 4. Hasil Pengujian Konverter BinToLog

dengan input = 1

Gambar 1. Arsitektur Konverter Biner ke Logaritma

3.3 Implementasi Kode VHDL Gambar 5. Hasil Pengujian Konverter BinToLog

Implementasi kode VHDL untuk konverter Biner dengan input = 3
ke logaritma berdasarkan hirarkinya Untuk menghitung error logaritma dari
diperlihatkan pada Gambar 2 hasil pengujian konverter BinToLog dapat dilakukan
dengan perhitungan yang menggunakan rumusan
persamaan (8). Sedangkan grafik yang diperlihatkan
pada Gambar 6.menunjukkan perbandingan antara
SEMINAR NASIONAL ELECTRICAL, INFORMATICS, AND IT’S EDUCATIONS 2009 A2-105

perhitungan menggunakan persamaan (6) dengan 8. Mi Lu, Arithmetic and Logic in Computer
hasil simulasi perangkat keras digital konverter biner System, John Wiley & Son, 2004.
ke logaritma yang menerapkan persamaan (7). 9. Che Wun C. , Ted C. Yang, A Fast Base-K
16,000000000000
Logarithm with Redundant Representation,
Journal of Information Science and Engineering
14,000000000000
21, 429-437, 2005.
12,000000000000

10,000000000000

k+log2(1+m)
8,000000000000
k+m

6,000000000000

4,000000000000

2,000000000000

0,000000000000
0
2
4
6
8
10
35
69
100
455
12000
18567
28750
29568
40000

5. Kesimpulan dan Saran

5.1 Kesimpulan
Dari hasil pengujian dan analisa dapat ditarik
suatu kesimpulan sebagai berikut:

Sistem dengan clock periode 40 ns
membutuhkan waktu 147 ns untuk
menkonversikan bilangan biner ke logaritma

Secara fungsional sistem yang dibuat sudah
bekerja dengan baik, tetapi masih
mempunyai selisih perbedaan hasil yang
cukup besar untuk bilangan yang bukan
n
kelipatan 2 .
5.2 Saran

Untuk memperkecil seslisih perbedaan
maka harus ditambahkan suatu rangkaian
digital yang dapat memperkecil kesalahan
(error corection).

Sistem ini dapat dikembangkan/diterapkan
untuk rangkaian pengali (multiplier) atau
pembagi (devider) dengan metode
logaritma.

Daftar Pustaka :
1. John N. Mitchell,Jr., Computer Multiplication and
Division using Binary Logarithms, IRE
Transaction on Electronic Computer, pp.512-
517,August 1962.
2. K. Hwang, Computer Arithmetic : Principles,
Architecture and Design. Wiley, New York,
1978.
3. Fred J. Taylor, Rabinder G., J. Joseph, J.
Radke, 20 Bit Logarithmic Number System
Processor, IEEE Transaction on Computer,
vol.37, No.2, pp. 190-199, feb, 1988.
4. L.K. Yu, D.M. Lewis, A 30 Bit Integrated
Logarithmic Number System Processor. vol.26,
pp.1433-1440.October 1991.
5. Israel Koren, Computer Arithmetic Algorithms,
Prentice-Hall,1993.
6. K. H. Abed, R. Siferd, CMOS VLSI
Implementation of 16-bit Logarithm and Anti-
Logarithm Converters, IEEE Midwest
Symposium on Circuits and Systems, August
2000.
7. Steppen B. & Zvonko V., Fundamental of Digital
Logic with VHDL Design, International Editon,
McGraw-Hill Book Co. 2000.