LAPORAN PERCOBAAN 13

FLIP-FLOP

KELAS/KELOMPOK : TT-3D/KEL2

NAMA PRAKTIKAN : CALVIN FERIAN (1316030103)

NAMA REKAN KERJA : ARIESTA DANNA MELATI (131603

BHAKTI SETIAWAN (131603

PELAKSANAAN PRAKTIKUM : 17 OKTOBER 2017

PENYERAHAN LAPORAN : 3 NOVEMBER 2017

DOSEN : BENNY DIXON , AMd. ST

JURUSAN TEKNIK ELEKTRO

PROGRAM STUDI TEKNIK TELEKOMUNIKASI

POLITEKNIK NEGERI JAKARTA

2017
 I. JUDUL : RANGKAIAN FLIP-FLOP

II. TUJUAN : Dengan melaksanakan praktikum ini diharapkan mahasiswa dapat :

 Merangkai dan mengamati kerja rangkaian dasar flip-flop

 Merangkai dan mengoperasikan IC D FF, 7474 dan IC JK FF, 7476
 Membuktikan table kebenaran masing – masing flip – flop

III. DASAR TEORI :

Sistem digital umumnya dibangun dengan menggunakan rangkaian – rangkaian

kombinatorial dan elemen – elemen memory. Elemen memory yang paling
banyak digunakan adalah flip – flop (FF). FF merupakan kebalikan dari yang
lainnya (biasanya adalah Q dan Q). output Q disebut Output FF normal,
sedangkan Q adalah output FF inverse.

Berbagai macam flip – flop yang sering digunakan adalah SR flip – flop yang
biasanya terdiri dari rangkaian dasar NOR atau NAND gate, sedangkan JK flip –
flop dibangun dari 2 buah clock RS FF yang juga merupakan modifikasi dari SR FF.

Gambar berikut ini merupakan symbol dari berbagai macam flip – flop beserta
table kebenarnya.

1.1. SR FF dengan NOR Gate

Tabel 2.1 Tabel Kebenaran SR Flip-Flop

INPUT OUTPUT
S Q
S R Q Q
FF
0 0 MEMORI
C Q 1 0 1 0
0 1 0 1
1 1 TERLARANG

1.2. SR FF dengan NAND Gate

Tabel 2.2 Tabel Kebenaran SR Flip-Flop

INPUT OUTPUT
S Q S R Q Q
FF

C Q
 0 0 TERLARANG
1 0 0 1
0 1 1 0
1 1 MEMORI

1.3. JK FLIP-FLOP

Tabel 2.3 Tabel Keebenaran JK Flip-

Flop

INPUT OUTPUT
J Q S R Q Q
FF 0 0 MEMORI
1 0 0 1
K Q
0 1 1 0
1 1 TOGGLE

1.4. D FLIP-FLOP

Tabel 2.4 Tabel Kebenaran D Flip-Flop

D Q INPUT OUTPUT
FF D Q Q
Q 1 0 1
0 1 0

Q
 IV. ALAT YANG DIPERGUNAKAN :

NO ALAT –ALAT DAN BAHAN JUMLAH

1 IC 7400 (Quad 2 input NAND Gate) 1

IC 7402 (Quad 2 input NOR Gate) 1

IC 7474 (D FF) 1

IC 7476 (Dual JK FF) 1

2 Power supply 1
3 Multimeter 1
4 Protoboard 1
5 Banana to banana cable 2
6 Resistor 2
7 LED 2
8 Kabel jumper 10

V. LANGKAH KERJA :
Langkah-langkah dalam melakukan percobaan adalah sebagai
berikut:
1. Memperhatikan kaki IC 7400 pada gambar 4.1 , dimana
notasi A dan B menunjukan input sedangkan Y adalah
output, lengkapi tabel 6.1

2. Membuat rangkaian seperti gambar 4.2

3. Mengatur power supply pada 5 volt.

4. Memberikan masukan S dan R sesuai tabel 6.2. mencatat hasil padal tabel 6.2
5. Memperhatikan kaki IC 7402 pada gambar 4.3, dimana notasi A dan B menunjukan
input sedangkan Y adalah output. Melengkapi tabel 6.3

6. Membuat rangkaian seperti gambar 4.4

7. Memberikan masukan S dan R sesuai tabel 6.4. mencatat hasil pada tabel 6.4
8. Memperhatikan kaki IC 7474 pada gambar 4.5. melengkapi tabel 6.5

9. Membuat rangkaian seperti gambar 4.6.

10. Memberikan masukan sesuai tabel 6.6. mencatat hasil pada tabel 6.6.
11. Memperhatikan kaki IC 7476 pada tabel 4.7. melengkapi tabel 6.7.
12. Membuat rangkaian seperti gambar 4.8 berikut

13. Memberikan masukan sesuai tabel 6.8. mencatat hasil pada tabel 6.8.

VI. DATA HASIL PERCOBAAN :

Tabel 6.1 identifikasi kaki IC 7400:

N GERBANG KE- INPUT 1 INPUT 2 OUTPUT
O
1 1 1 2 3
2 2 4 5 6
3 3 10 9 8
4 4 13 12 11

Tabel 6.2 RS-FF Input Aktif Rendah (NAND Gate)

INPUT OUTPUT
S R Q
0 0 1 1
0 1 1 0
1 1 1 0
1 0 0 1
1 1 0 1

Tabel 6.3 Indentifikasi kaki IC 7402

N GERBANG KE- INPUT 1 INPUT 2 OUTPUT

O
1 1 2 3 1
2 2 5 6 4
3 3 8 9 10
4 4 11 12 13

Tabel RS-FF Input Aktif tinggi (NOR GATE)

INPUT OUTPUT
S R Q
0 0 0 0
0 1 1 0
1 1 1 0
1 0 0 1
1 1 0 1

Tabel 6.5 identifikasi Kaki IC 7474 D- FF

NO INPUT OUTPUT
PRE CLR CLOCK D Q
1 4 1 2 3 5 6
2 10 13 11 12 3 8

Tabel 6.6 tabel kebenaran IC 7474 D – FF

 INPUT OUTPUT
PRE CLR CLOCK D Q
0 0 X X 1 1
0 1 X X 1 0
1 0 X X 0 1
1 1 0 0 1
1 1 1 1 0

Tabel 6.7 identifikasi Kaki IC 7476 D – FF

NO INPUT OUTPUT
PRE CLR CLK J K Q
1 2 3 1 4 16 15 14
2 7 8 6 9 12 11 10

Tabel 6.8 Kebenaran IC 7476 JK – FF

INPUT OUTPUT
PRE CLR CLK K J Q
0 0 X X X 1 1
0 1 X X X 1 0
1 0 X X X 0 1
1 1 0 0 0 1
1 1 0 1 0 1
1 1 0 0 0 1
1 1 1 1 0 1
1 1 1 0 1 0
1 1 0 0 1 0
1 1 1 1 0 1
 ANALISA

tabel 6.2 :
RS-FF Input Aktif Rendah (NAND Gate) dapat diketahui bahwa
Input R = 1 dan S = 0 maka output Q menyala.
input R = 0 dan S = 0 maka output Q menghasilkan output terlarang
input R = 1 dan S = 1 maka output Q menghasilkan memory
input R = 0 dan S = 1 maka output Q akan mati
RS-FF Input Aktif Rendah (NAND Gate) yaitu rangkaian yang akan aktif
jika inputnya diberikan logic 0.
tabel 6.4 :
RS-FF Input Aktif Tinggi (NOR Gate) dapat diketahui bahwa
input R = 1 dan S = 0 maka output Q menyala
input R = 1 dan S = 1 maka output Q menghasilkan terlarang
Input R = 0 dan S = 0 maka output Q menghasilkan output memory
Input R = 0 dan S = 1 maka output Q akan mati
RS-FF Input Aktif Tinggi (NOR Gate) yaitu rangkaian yang akan aktif jika
inputnya diberikan logic 1.
tabel 6.6 :
input preset = 0 dan clear = 0 maka output Q menyala
input preset = 0 dan clear = 1 maka output Q menyala
input preset = 1 dan clear = 1 dan D = 0 maka output Q mati
input preset = 1 dan clear = 1 dan D= 1 maka output Q akan menyala

tabel 6.8

Preset , Clear, dan J = 1, dan input K = 0 maka Q aktif.

Preset = 1 dan input Clear berlogic = 0 maka Q mati ( tak aktif )
Preset dan Clear = 1, input J = 0 dan K =1 maka Q mati ( tidak aktif )
 KESIMPULAN

Dari percobaan yang telah di lakukan, dapat di simpulkan bahwa :

 Pada JK-FF jika input pada J berlogik “0” maka output Q pasti akan
berlogik “0” sedangkan ketika J berlogik “1” maka output Q pasti akan
berlogik “1
 IC D FF 7474 merupakan IC yang aktif tinggi, sedangkan IC JK FF
7476 merupakan IC yang aktif rendah.
”.