UNIVERSITAS HASANUDDIN, FAKULTAS TEKNIK

DEPARTEMEN TEKNIK ELEKRO

PRORAM STUDI SARJANA TEKNIK ELEKTRO
Electrical Engineering Study Program – Bachelor of Engineering

TUGAS 3
(ASSIGNMENT 3)

Mata Kuliah : Elektronika Terintegrasi (Integrated Electronics)

Kode : 214D4122
Topik : Perancangan Tata Letak Sirkuit Terpadu berbasis Teknologi Sel-sel
Standard CMOS
(Circuit Layout Design based on CMOS Standard-Cell-Technology)

1. Perhatikanlah 4 modul multiplier cell di bawah!

Skematika Multi cell A Skematika Multi cell B Skematika Multi cell C Skematika Multi cell D
aj+1 aj Sin aj aj+1 aj Sin aj

bk bk
bk bk
bk+1 bk bk
bk+1 bk bk+1 bk+1 bk

A B A B A B A B
Cout Cout Cout Cout
Cout FA Cin Cin Cout FA Cin Cin Cout HA Cout HA
S S S S

aj Sout aj Sout aj Sout aj Sout

Simbol Multi cell A Simbol Multi cell B Simbol Multi cell C Simbol Multi cell D

aj+1 aj Sin aj aj+1 aj Sin aj

bk bk bk bk bk bk bk bk
Multi Multi Multi Multi
bk+1 bk+1 bk+1 bk+1
cell A cell B cell C cell D
Cout Cin Cout Cin Cout Cout
aj Sout aj Sout aj Sout aj Sout

(a) Multi cell A (b) Multi cell B (a) Multi cell C (b) Multi cell D

a) Rancanglah skematika rangkaian digital dari rangkaian pengali 4-bit dengan

menggunakan blok-blok cell seperti ditunjukkan di atas!
PETUNJUK DESAIN:
1) Pertama-tama buatlah modul Half-Adder (HA) dan Full-Adder (FA) Cell, dan
ujilah rangkaiannya lalu buatkan symbol-simbolnya;
2) Setelah itu buatlah modul Multiplier Cell A, B, C dan D dengan menggunakan
symbol-simbol tadi, lalu rancanglah pengali biner 4-bit yang diinginkan.
b) Dengan memanfaatkan gerbang NAND, NOR dan NOT seperlunya, optimalkan
rangkaian logika dari cell-cell yang diperoleh pada soal a)!
c) Setelah itu dengan bantuan software CAD Dsch simulasikanlah perilakunya untuk
memastikan kebenaran dan kesamaan fungsi logika dari rangkaian sebelum dan sesudah
dioptimalkan! Catatan: Oleh karena software Dsch tidak menyediakan gerbang-gerbang
4-masukan, gunakanlah gerbang-gerbang 2-masukan yang menjamin fungsi logikanya
masih ekivalen!
d) Dengan bantuan Software CAD Microwind, desainlah topografi sirkuit terpadunya
dengan menggunakan teknologi sel standard CMOS 90nm!
e) Tuliskanlah ukuran dari total area logic dan wiring dari sirkuit terpadu tersebut!
f) Cetaklah gambar tata letaknya di atas kertas!

Catatan: Pada teknologi CMOS 90nm, 1λ=50nm.