Aulia Rahmasari

18302241046

Pendidikan Fisika C

LAPORAN SEMENTARA PRAKTIKUM SISTEM DIGITAL

FLIP FLOP

1. SR Flip Flop

Langkah CLK Masukan Keluaran

S R Q Q́
1 1 0 0 0 0
2 1 1 0 1 0
3 1 0 1 0 1
4 1 1 1 1 1
5 0 0 0 1 0
6 0 1 0 1 0
7 0 0 1 1 0
8 0 1 1 1 0
Perubahan keluaran dari FF-SR berdetak hanya akan terjadi jika masukan Ck = 1. Pada saat
masukan Ck= 0, maka S' = R' = 1, sehingga keluaran Q dapat bernilai 0 atau 1
2. D flip-flop

Clock Masukan Keluaran

D Q Q́
1 1 1 0
1 0 0 1
0 1 0 1
0 0 0 1

3. JK flip-flop

Rangkaian 1

Langkah Ck J K Qn ´
Qn Qn+1
1
2
3
4
5
6
7
8
Rangkaian 2 menggunakan IC 7476

Langkah Clock Jn Kn Qn ´
Qn Qn+1
1 1 0 0 0 1 0
2 1 0 0 1 0 1
3 1 0 1 0 1 0
4 1 0 1 1 0 0
5 1 1 0 0 1 1
6 1 1 0 1 0 1
7 1 1 1 0 1 0
8 1 1 1 1 0 0