\
JURUSAN TEKNIK ELEKTRO
POLITEKNIK NEGERI UJUNG PANDANG
MAKASSAR
2019
DAFTAR ISI
DAFTAR ISI.............................................................................................................i
DAFTAR GAMBAR...............................................................................................ii
DAFTAR TABEL..................................................................................................iii
DAFTAR LAMPIRAN............................................................................................1
A. Tujuan........................................................................................................1
B. Teori Dasar................................................................................................1
C. Rangkaian Percobaan................................................................................5
E. Langkah Percobaan...................................................................................7
F. Hasil Percobaan.........................................................................................8
G. Analisa Percobaan.....................................................................................9
H. Kesimpulan..............................................................................................10
DAFTAR PUSTAKA............................................................................................11
LAMPIRAN...........................................................................................................12
2
DAFTAR GAMBAR
3
DAFTAR TABEL
4
DAFTAR LAMPIRAN
A. Tujuan
Setelah percobaan, praktikan diharapkan dapat:
1. Membuat rangkaian flip-flop RS, flip-flop RS “Clock”, dan flip-flop JK
2. Menyelidiki cara kerja ketiga flip-flop tersebut
3. Menyusun tabel kebenarannya
4. Menggambarkan bentuk gelombang output-input
B. Teori Dasar
Flip-flop adalah suatu rangkaian elektronika yang memiliki dua kondisi
stabil dan dapat digunakan untuk menyimpan informasi. Flip Flop merupakan
pengaplikasian gerbang logika yang bersifat Multivibrator Bistabil. Dikatakan
Multibrator Bistabil karena kedua tingkat tegangan keluaran pada
Multivibrator tersebut adalah stabil dan hanya akan mengubah situasi tingkat
tegangan keluarannya saat dipicu (trigger). Flip-flop mempunyai dua Output
(Keluaran) yang salah satu outputnya merupakan komplemen Output yang
lain.
Fungsi Flip-Flop
1. Penyimpanan data informasi 1 bit biner
2. Mencacah pulsa
3. Menahan atau mengingat pulsa trigger
4. Menyerempakkan operasi aritmatika
5. Menghitung detak dan untuk mengsinkronisasikan input sinyal waktu
variabel untuk beberapa sinyal waktu yang direferensi
Prinsip-Prinsip Kerja Flip-Flop
1. Jika clock bernilai rendah (0) maka flip-flop J-K master akan tidak aktif,
tetapi karena input clock flip-flop J-K slave merupakan komplemen dari
clock flip-flop master maka flip-flop slave menjadi aktif, dan outputnya
mengikuti output flip-flop J-K master.
5
2. Jika clock bernilai tinggi (1), flip-flop master aktif sehinga outputnya
tergantung pada input J dan K, pada sisi lain flip-flop slave menjadi tidak
aktif karena clock pemicunya bernilai rendah (0).
3. Pada saat sinyal detak berada pada tingkat tinggi, master-nya yang aktif
dan slave-nya tidak aktif.
4. Pada saat sinyal detak berada pada tingkat rendah, master-nya yang tidak
aktif dan slave-nya yang aktif.
5. Jika input J diberikan bersama-sama dengan tepi naik pulsa pemicu, flip-
flop master akan bekerja terlebih dahulu memantapkan inputnya selama
munculnya tepi naik sampai clock bernilai rendah (0).
6. Setelah clock bernilai rendah (0),flip-flop master akan tidak aktif dan flip-
flop slave bekerja menstransfer keadaan output flip-flopmaster keoutput
flip-flop slave yang merupakan output flip-flop secarakeseluruhan.
Macam-Macam Flip-Flop
1. Flip-flop RS
Flip flop RS atau SR (SET – RESET) merupakan dasar dari flip flop
jenis lain. Flip flop ini mempunyai 2 masukkan : satu disebut S (set) yang
dipakai untuk menyetel (membuat keluaran flip flop berkeadaan 1) dan
yang lain disebut R (reset) yang dipakai untuk me-reset (membuat
keluaran berkeadaan 0). Flip flop RS dapat dibentuk dari dua gerbang
NOR atau dua gerbang NAND.
Tabel 1. Tabel Kebenaran Flip-Flop RS
S R Q Q’
0 0 Tidak Tentu
0 1 1 0
1 0 0 1
1 1 Tidak Berubah
6
Gambar 1. Rangkaian Flip-Flop RS
2. Flip-flop RS “Clock”
Flip-flop RS Clock adalah clocked RS-FF yang dilengkapi dengan
sebuah terminal pulsa clock. Pulsa clock ini berfungsi mengatur keadaan
Set dan Reset. Bila pulsa clock berlogik 0, maka perubahan logik pada
input R dan S tidak akan mengakibatkan perubahan pada output Q dan
Qnot. Akan tetapi apabila pulsa clock berlogik 1, maka perubahan pada
input R dan S dapat mengakibatkan perubahan pada output Q dan Q not.
Berikut adalah gambar dari Symbol dan Tabel kebenaran dari RS Flip -
flop.
Tabel 2. Tabel Kebenaran Flip-Flop RS "Clock"
S R C Q Q’
x x 0 Tidak Berubah
0 0 1 Tidak Berubah
0 1 1 0 1
1 0 1 1 0
1 1 1 Tidak Tentu
7
Gambar 2. Rangkaian Flip-Flop RS "Clock"
3. Flip-flop JK
Flip flop JK yang diberi nama berdasarkan nama masukannya, yaitu J
dan K. Flip Flop ini mengatasi kelemahan flip flop RS, yang tidak
mengizinkan pemberian masukkan R=S=1, dengan meng-NAND-kan
masukkan dari luar dengan keluaran. Flip flop JK ini tidak berkerja tak
serempak dengan rangkaian lain karena tidak ada penabuhan (clocking).
Tabel 3. Tabel Kebenaran Flip-Flop JK
CK J K Q Q’
0 x x Tidak Berubah
1 0 0 Tidak Berubah
1 0 1 0 1
1 1 0 1 0
1 1 1 Toogle
8
C. Rangkaian Percobaan
9
Gambar 7. Rangkaian Percobaan Flip-Flop RS
10
D. Alat dan Bahan
Tabel 4. Alat dan Bahan
Resistor (Tahanan)
1 - 470Ω 1 buah
- 220Ω
2 LED 1 buah
3 Saklar 4 buah
IC
4 - 7400 1 buah
- 7476
5 Sumber DC 1 buah
E. Langkah Percobaan
1. Membuat rangkaian seperti Gambar 7, Gambar 8, dan Gambar 9
2. Memasang LED sebagai penunjukan keluarannya seperti praktik-praktik
sebelumnya
3. Mengamati cara kerja rangkaian tersebut
4. Melengkapi tabel data percobaan untuk masing-masing flip-flop
11
F. Hasil Percobaan
1. Percobaan I
Tabel 5. Tabel Kebenaran Percobaan Flip-Flop RS
S R Q Q’
0 0 Tidak Tentu
0 1 1 0
1 0 0 1
1 1 Tidak Berubah
2. Percobaan II
Tabel 6. Tabel Kebenaran Percobaan Flip-Flop RS “Clock”
S R C Q Q’
x x 0 Tidak Berubah
0 0 1 Tidak Berubah
0 1 1 0 1
1 0 1 1 0
1 1 1 Tidak Tentu
3. Percobaan III
Tabel 7. Tabel Kebenaran Percobaan III
CK J K Q Q’
↓ 0 0 Tidak Berubah
↓ 0 1 0 1
↓ 1 0 1 0
↓ 1 1 Toogle
12
G. Analisa Percobaan
1. Percobaan Flip-Flop RS
Untuk percobaan Flip-flop SR, terdapat 2 buah input dan 2 buah
output. Untuk percobaan ini, jika kedua input bernilai 0 maka output yang
dihasilkan akan terlarang. Jika kedua inputnya bernilai 1, maka outputya
akan mengingat output pada input yang sebelumnya. Untuk input S = 0
dan input R = 1, maka output Q = 1, dan Q’=0. Sedangkan untuk input S =
1 dan input R = 0, maka ouput Q = 0, dan Q’=1. Hasil percobaan yang
didapatkan telah sesuai dengan teori yang ada.
2. Percobaan Flip-Flop RS “Clock”
Untuk percobaan Flip-flop SR “Clock”, terdapat 2 buah input dengan
tambahan sebuah clock dan 2 buah output. Ketika clock bernilai 0, ketika
input S dan input R berlogika 0, maka output Q akan berlogika 1 dan Q’
akan berlogika 0. Sedangkan saat tes selanjutnya nilai output berlogika
NC. Untuk clock bernilai 1, ketika input S dan input R berlogika 0 maka
output Q akan berlogika 1, dan Q’ akan berlogika 0. Ketika input S = 0
dan input R = 1 maka output Q akan berlogika 0 dan Q’ aka berlogika 1.
Ketika input S = 1 dan input R = 0, maka output Q kan berlogika 1 dan Q’
akan berlogika 0. Sedangkan untuk input R serta input S berlogika 1 maka
output Q yang dihasilkan akan terlarang. Hasil percobaan yang didapatkan
telah sesuai dengan teori yang ada
3. Percobaan Flip-Flop JK
Untuk percobaan Flip-flop JK, terdapat 2 input dan 2 output serta
tambahan clock dengan sistem negatif. Sistem negatif pada clock akan
terjadi ketika clock berlogika 1 berubah ke clock berlogika 0, system
perpindahan tersebut yang dinamakan sebagai sistem negatif. Jika kedua
input berlogika 0, maka output yang dihasilkan akan berlogika NC. Jika
kedua input berlogika 1, maka output yang dihasilkan akan berlogika
toogle. Sedangkan ketika input J berlogika 0 dan input K berlogika 1,
maka output Q akan berlogika 0 dan Q’ akan berlogika 1. Dan ketika input
J berlogika 1 dan input K berlogika 0, maka output Q berlogika 1 dan Q’
13
akan berlogika 0. Hasil percobaan yang didapatkan telah sesuai dengan
teori yang ada.
H. Kesimpulan
Dengan ketiga percobaan ini, praktikan sudah bisa mengetahui bagaimana
membuat rangkaian flip-flop RS, flip-flop RS “Clock”, dan flip-flop JK, serta
mengetahui cara kerja ketiga flip-flop tersebut. Selain itu, setelah ketiga
percobaan ini, praktikan dapat membuat tabel kebenaran ketiga flip-flop
tersebut serta menggambarkan bentuk gelombang output-inputnya.
14
DAFTAR PUSTAKA
15
LAMPIRAN
16