REGISTER

Intro…
 Register adalah rangkaian digital yang mempunyai 2 fungsi dasar:
penyimpan data dan pergeseran data
 Register mempunyai kemampuan untuk menyimpan bit-bit tunggal
dengan berbagai macam ukuran, sedangkan sistem memori dapat
digambarkan sebagai susunan register yang mempunyai
kemampuan menyimpan beberapa bit dengan berbagai ukuran.
 FF dapat menyimpan single bit. Register dapat menyimpan bit-bit
tunggal. Memori dapat menyimpan beberapa kumpulan bit.
 Secara umum register dikelompokkan menjadi 2: Paralel dan
Serial.
 Yang membedakan dua tipe register ini adalah hanya dalam cara
dimana data biner (bilangan-bilangan biner) diisikan dan
dikeluarkan dari register.
Register Serial

 Menyimpan data secara seri, mengambil data secara seri

atau kedua-duanya.
 Pada saat data disimpan secara seri kedalam register, tiap bit
dari bilangan biner disimpan sendiri-sendiri secara berurutan,
1-bit pada suatu waktu.
 Dengan cara yang sama, ketika data diambil secara seri dari
register, tiap bit bilangan biner yang disimpan dalam register
diambil sendiri-sendiri.
Register Paralel
 Digunakan untuk menyimpan bilangan-bilangan biner dengan
ukuran yang berbeda. Bit-bit yang menyusun bilangan
diisikan kedalam dan diambil dari register secara paralel
(bersama-sama).
 Ukuran register paralel selalu sama dengan jumlah bit
didalam bilangan biner terbesar yang mampu disimpannya.
 ex: Register 4-bit mampu menyimpan seluruh 4-bit bilangan
dalam kisaran 0000~1111
a. Register SISO (Serial In Serial Out)
 Data diisikan dan dikeluarkan dari register secara serial.
 Register mempunyai single input I untuk mengisikan data
secara serial dan single output O untuk mengeluarkan data
secara serial.
 Pulsa clock digunakan untuk mengisikan dan mengeluarkan
data 1 bit setiap waktu.

Lambang logika dari register SISO

I O

Clock
 Rangkaian logika dari register SISO

Karena data tidak dikeluarkan secara paralel, masing-masing output

dari FF tidak diakses dan tidak tersedia. Sebagai pengganti, output
dari register adalah output dari FF terakhir yang disusun seri.
Misalkan kita ingin
menyimpan data 1010
secara serial kedalam
register mulai dari LSB
Kemudian data 1010
dikeluarkan secara serial
kedalam register mulai
dari LSB
Timing diagram SISO
a. Register SIPO (Serial In Paralel Out)
 Mempunyai single input line I, dimana semua data diisikan dan 4-bit output
O3O2O1O0 dimana data yang diisikan tadi dikeluarkan secara paralel.
 Input clock digunakan untuk mengisi setiap bit yang akan disimpan kedalam
register.
 Bilangan biner 4-bit diisikan kedalam register dengan mengenakan tiap bit
yang menyusun bilangan ke input line I. Bit kemudian diisikan ke dalam
register dengan pengenaan pulsa clock. Bit-bit yang tersisa ditulis dengan
cara yang sama. Oleh karenanya, input memerlukan 4 pulsa clock untuk
mengisikan 4-bit bilangan biner ke dalam register.

Lambang logika dari register SIPO 4-bit

Clock

O3 O2 O1 O0
 Rangkaian logika dari register SIPO 4-bit:

Contoh: Misalnya 4- bit bilangan biner 1010 diisikan dan dikeluarkan dari
register secara SIPO.
Timing diagram register SIPO yang menyimpan dan mengeluarkan data 0110

Jika setelah clock pulsa ke 4 data input berturut-turut adalah 0, gambarkan timing
diagram kondisi register pada 3 clock pulsa selanjutnya?
 a. Register PISO (Paralel In Serial Out)
 Data diisikan secara paralel dan dikeluarkan secara serial.
 Data diisikan kedalam register yang diletakkan pada jalur input I3I2I1I0
dan jalur load diaktifkan dengan pemberian logika 1, ini membolehkan
data masuk ke register secara paralel. Pulsa clock kemudian dikenakan
ke input clock untuk mengisikan data ke dalam register. Untuk
mengeluarkan data secara serial dari register, jalur load diberi logika 0
agar tidak aktif (sehingga data tidak masuk) dan 4 pulsa clock diberikan
ke input clock untuk mengeluarkan data secara serial pada jalur output,
LSB terlebih dahulu.

Lambang logika dari register PISO

I3 I2 I1 I0

LOAD
O
CP
 Rangkaian logika dari register PISO

Terdapat 4 dat input Input D3, D2, D1 dan D0 serta sebuah SHIFT/ yang mengijinkan 4 bit
dari data untuk masuk secara parallel kedalam register. Saat SHIFT/ berlogika rendah
(LOW), maka gerbang G1, G2, G3 dan G4 akan aktif yang mengijinkan data dikenakan ke D dari
tiap-tiap FF.
Saat SHIFT/ berlogika tinggi (HIGH), maka gerbang G5, G6 dan G7 akan aktif yang
mengijinkan bit data bergeser kekanan dari satu FF ke FF yang lain (Floyd hal 503)
 Lambang logika dari register paralel (PIPO) 4-bit

I3 I2 I1 I0 Register paralel kadang-kadang

disebut sebagai Register PIPO
WR (Paralel In Paralel Out), karena
data diisikan kedalam dan diambil
dari register tersebut dalam format
O3 O2 O1 O0 paralel.

Rangkaian logika dari register paralel 4-bit: -Input clock dihubungkan untuk
menyusun WR line. Karena FF
I3 I2 I1 I0
adalah picu tepi turun, FF akan
memicu ketika WR line berubah ke
logika “0”.
SET SET SET SET
D Q D Q D Q D Q
-Jalur input I3I2I1I0 dihubungkan ke
input D dari tiap FFuntuk
CLR Q CLR Q CLR Q CLR Q mengijinkan tip FF untuk mengunci
WR
single bit dari input bilangan biner.
-Output Q dari FF menahan bit yang
O3 O2 O1 O0 disimpan dan dihubungkan ke output
register O3O2O1O0.