LAPORAN

ADVANCED DIGITAL SYSTEM

Disusun oleh :

Nama : Gamar Basuki

Kelas : S2 TE
NRP : 1020191013
Dosen : Dr. Arif Irwansyah, S.T,M.T.

POLITEKNIK ELEKTRONIKA NEGERI SURABAYA

2020
 Advanced Digital System Design
Laporan Pengamatan YUV filter example

I. Tujuan
1. Mengimplementasikan HLS pada program YUV Filter, Memodifikasi
Directive dan membandingkan perbedaannya

II. Peralatan yang dibutuhkan

1. Komputer yang sudah terinstal software Xilinx Vivado 2017 atau lebih
2. Zybo Z7: Zynq-7000 ARM/FPGA SoC Development Board

III. Tugas
1. Mengimplementasi, modifikasi, dan Mengamati perbedaan penerapan
YUV filter dengan HLS.

IV. Implementasi
1. Buka Vivado HLS command prompt, pergi ke folder dimana folder lab02
berada.
2. Pada Program YUV filter akan dilakukan self check terlebih dahulu dengan
menggunakan makefile yang diberikan. Bila hasilnya sukses, maka program
yuv_filter bisa dikatakan tervalidasi.

3. Dengan mengetikan vivado_hls –f zed_yuv_filter.tcl, maka project vivado

HLS yang menggunakan program yuv_filter akan digenerate. Project tersebut
akan berbasis pada targetting ke Zedboard, ketikkan vivado_hls –f
zybo_yuv_filter.tcl untuk menggenerate project berbasis zybo.
4. Buka Vivado HLS, lakukan Synthesis, maka akan didapatkan report sebagai
berikut.
Didapatkan hasil sebagai berikut:
 Estimated Clock Period : 10.85 ns
 Worst case Latency : 51621125 ns
 DSP48E used :0
 BRAMs used : 12288
 FF : 688
 LUTs : 1482

5. Untuk melihat Loop Latency, bisa dilihat detailnya di tab analisis.

6. Hasil dari report untuk fungsi rgb2yuv dan yuv2rgb adalah sebagai berikut:

7. Buat Solution baru, dengan mengklink Project > New Solution, klik copy
directives agar semua source code tetap sama.
8. Pada tab Directive, klik kanan pada fungsi yuv_scale, insert directive. Pada
Directive Field, pilih INLINE directive, klik off option untuk menonaktifkan
automatic inlining.
9. Pada YUV_SCALE_LOOP_Y object, klik insert directive, dan pilih
PIPELINE sebagai directive pada bagian tersebut. Lakukan hal yang sama
pada object YUV2RGB_LOOP_Y dan RGB2YUV_LOOP_Y.
10. Lakukan synthesis. Lalu lakukan compare antara 2 solution.

11. Buat Solution3 berbasis dari Solution2. sekarang apply DATAFLOW

DIRECTIVE pada fungsi yuv_filter, synthesis dan hasilnya adalah sebagai
berikut.

12. Klik Solution>Solution Settings, klik tab General>Add. Select

config_dataflow, pilih fifo sebagai default channel, dan pada fifo_depth isi 2.
Synthesis dan lihat hasilnya
13. Sebelum konfigurasi dataflow diubah, nilai resource utilization tetap sama
seperti yang lain, namun setelah ditambahkan kofigurasi untuk dataflow,
maka resource yang dipakai akan berubah.

Sebelum Sesudah
14. Berikut adalah hasil final report. Dengan zedboard yang dipakai ditambah
konfigurasi dari directive pipeline & dataflow. Design ini telah lolos timing
yang diinginkan.

ANALISA:
Pada percobaan ini diujicobakan optimasi sebuah program menggunakan
Vivado HLS. Hasilnya adalah, Directive PIPELINE pada HLS dapat digunakan
untuk mengurangi latency, Sedangkan directive DATAFLOW dapat
mengurangi troughput sehingga meningkatkan kecepatan dari sistem.
KESIMPULAN:
Kesimpulan yang dapat diambil dari percobaan ini adalah, Pada Vivado HLS
dapat dilakukan optimasi dari sistem dengan menggunakan beberapa tools
Directive yang sudah tersedia, sehingga desain bisa lebih optimal dan
mendekati desain yang diinginkan.