LAPORAN FINAL PROJECT

ADVANCED DIGITAL SYSTEM

Disusun oleh :

Nama : Gamar Basuki

Kelas : S2 TE
NRP : 1020191013
Dosen : Dr. Arif Irwansyah, S.T,M.T.

POLITEKNIK ELEKTRONIKA NEGERI SURABAYA

2020
 Advanced Digital System Design
HLS PID

I. Tujuan
1. Mengimplementasikan HLS PID

II. Peralatan yang dibutuhkan

1. Komputer yang sudah terinstal software Xilinx Vivado 2017 atau lebih
2. Zybo Z7: Zynq-7000 ARM/FPGA SoC Development Board

III. Tugas
1. Mengimplementasi HLS PID

IV. Implementasi
1. Buka Vivado HLS command prompt, pergi ke folder dimana folder lab02
berada.

2. Dengan mengetikan vivado_hls –f run_float_script.tcl, maka project vivado

HLS yang menggunakan program yuv_filter akan digenerate. Project tersebut
akan berbasis pada targetting ke Zedboard, ketikkan vivado_hls –f
run_float_script.tcl untuk menggenerate project berbasis zybo.
3. Hasil dari report vivado_hls –f run_float_script.tcl adalah seperti berikut
4. Selanjutnya lakukan Run simulation untuk mengetahui hasilnya seperti berikut
5. Lakukan sysnthesis report pada PID controller
6. Kemudian buat project vivado baru

7. Create blok diagram untuk membuat blok diagramnya

8. Kemudian langkah selanjutnya menambahkan IP Core PID ke system

Repository
9. Langkah selanjutnya menambahkan AXI Interconnect dan menghubungkan IP
ke AXI Interconncet.
ANALISA:
Pada percobaan ini diujicobakan simulasi HLS PID Controller dan dari simulasi
di hardware kan via run synthesis, di export ke VHDL dan hasil rancangan
hardwarenya di masukkan ke dalam sistem bus ARM dan hasilnya bisa berjalan
dengan baik dari step step yang sudah dijelaskan.

KESIMPULAN:
HLS dapat memudahkan desainer untuk membangun sebuah proses fungsi yang
biasa dmodelkan di C, namun dengan pendekatan hardware. Sehingga fungsi
tersebut tidak diolah di prosesor namun secara real time di proses secara
hardware/ pprogrammable logic yang tersambung melalui BUS data prosessor
via AXI Interconnect.