Kementerian Pendidikan dan Kebudayaan

Politeknik Negeri Malang

BAB VII
FLIP FLOP

Capaian Pembelajaran
Setelah mempelajari materi ini, mahasiswa akan mampu :
• Menjelaskan pengertian Flip-flop.
• Menjelaskan pengertian macam-macam Flip-flop.

7.1 Pendahuluan
Pada dasarnya rangkaian logika dibagi menjadi dua jenis, yaitu rangkaian
kombinasional yang telah dipelajari pada bab sebelumnya dan rangkaian
sequential.
 Rangkaian kombinasional adalah suatu rangkaian yang outputnya hanya
tergantung pada kombinasi inputnya.
 Rangkaian sequential adalah suatu rangkaian yang outputnya tidak hanya
tergantung pada kombinasi inputnya tetapi juga tergantung pada output
sebelumnya.

7.2 Pengertian Flip - Flop

Adalah suatu rangkaian yang dapat menyimpan state biner (sepanjang
masih terdapat catu daya pada rangkaian) sampai terjadi perubahan pada sinyal
masukannya.

7.2 Rangkaian Dasar Flip - Flop

Flip-flop dapat dibuat dari dua buah gerbang NAND atau NOR berikut ini:

Gambar 7.1 Rangkaian dasar flip-flop dengan gerbang NOR

TEKNIK
TEKNIK DI
DIGITAL DASAR 118
 Kementerian Pendidikan dan Kebudayaan
Politeknik Negeri Malang

Gambar 7.2 Rangkaian dasar flip-flop dengan gerbang NAND

7.2.1 Flip - Flop RS Dengan Clock

Dengan menambah beberapa gerbang pada bagian input rangkaian dasar,
flip-flop tersebut hanya dapat merespon input selama terdapat clock pulsa. Output
dari flip-flop tidak akan berubah selama clock pulsanya 0 meskipun terjadi
perubahan pada inputnya. Output flip-flop hanya akan be rubah sesuai dengan
perubahan inputnya jika clock pulsa bernilai 1.

Gambar 7.3 Flip-flop RS dengan clock

7.2.2 Flip – Flop D Dengan Clock

Flip-flop D merupakan modifikasi dari flip-flop RS memakai clock. Input
D disalurkan secara langsung ke R.

TEKNIK
TEKNIK DI
DIGITAL DASAR 119
 Kementerian Pendidikan dan Kebudayaan
Politeknik Negeri Malang

Gambar 7.4 Flip -flop D dengan clock

7.2.3 Flip - Flop JK Dengan Clock

State-state yang tidak didefinisikan pada RS flip-flop, pada JK flip -flop
ini state tersebut didefinisikan. Jika pada RS flip-flop kondisi R dan S sama
dengan 1, maka kondisi seperti ini tidak didefinisikan, maka pada JK flip-flop jika
kondisi J dan K sama dengan 1 maka output JK flip -flop tersebut adalah
komplemen dari output sebelumnya. Dalam hal ini J setara dengan S dan K setara
dengan R. untuk lebih jelasnya per hatikan diagram dibawah ini.

Gambar 7.5 Flip-flop JK dengan clock

TEKNIK
TEKNIK DI
DIGITAL DASAR 120
 Kementerian Pendidikan dan Kebudayaan
Politeknik Negeri Malang

7.2.4 Flip - Flop T Dengan Clock

Adalah versi JK flip -flop dengan single input. T flip-flop mempunyai
kemampuan yaitu membuat toggle seperti pada tabel dibawah ini.

Gambar 7.6 Flip -flop T dengan clock

7.3 Tabel Eksitasi Flip - Flop
Dibawah ini adalah karakteristik tabel dari berbagai type flip-flop. Nilai X
menandakan bahwa nilainya dapat diisi kedua-duanya yaitu 0 dan 1.

Tabel 7.1 Tabel Eksitasi Flip - Flop SR, JK, D dan T

Q(t) Q(t+1) S R J K D T
0 0 0 X 0 X 0 0
0 1 1 0 1 1 1 1
1 0 0 1 X 0 0 1
1 1 X 0 X 0 1 0

7.4 Prosedur Desain

Apabila kita akan membuat suatu rangkaian sequential dengan clock,
biasanya dimulai dari kumpulan spesifikasi rangkaian dalam bentuk diagram state
sehingga nantinya didapatkan daftar fungsi boolean. Berbeda dengan rangkaian
kombinasional yang sepenuhnya dapat dibuat dari representasi tabel kebenaran,
rangkaian sequential ini harus dibuat dahulu diagram statenya agar dapat
diketahui tahap-tahap state yang seharusnya diproses, sehingga kita dapat
menentukan rangkaian kombinasionalnya.

TEKNIK
TEKNIK DI
DIGITAL DASAR 121
 Kementerian Pendidikan dan Kebudayaan
Politeknik Negeri Malang

State diagram mempunyai bentuk:

Gambar 7.7 Konvensi State Diagram

Contoh 7.1 :
Buatlah rangkaian sekuensial dengan menggunakan flip-flop JK untuk
diagram keadaan (state) berikut ini:

Gambar 7.8 Diagram Keadaan Contoh 7.1

Tabel 7.2 Tabel State Contoh 7.1

Present Next State

State X=0 X=1
A B A B A B
0 0 0 X 0 X
0 1 1 0 1 1
1 0 0 1 X 0
1 1 X 0 X 0

TEKNIK
TEKNIK DI
DIGITAL DASAR 122
 Kementerian Pendidikan dan Kebudayaan
Politeknik Negeri Malang

Tabel 7.3 Tabel Eksitasi Contoh 7.1

Input dari Rangkaian Output dari Rangkaian

Kombinasional Next Kombinasional
State
Present State Input Input Flip – Flop
A B X A B JA KA JB KB
0 0 0 0 0 0 X 0 X
0 0 1 0 1 0 X 1 X
0 1 0 1 0 1 X X 1
0 1 1 0 1 0 X X 0
1 0 0 1 0 X 0 0 X
1 0 1 1 1 X 0 1 X
1 1 0 1 1 X 0 X 0
1 1 1 0 0 X 1 X 1

Dari tabel eksitasi tersebut dibuat K-Map untuk setiap input flip-flop yaitu:

Gambar 7.9 Peta Karnaugh (K-Map) Contoh 7.1

Gambar 7.10 Rangkaian Sequential Contoh 7.1

TEKNIK
TEKNIK DI
DIGITAL DASAR 123
 Kementerian Pendidikan dan Kebudayaan
Politeknik Negeri Malang

7.5 Permasalahan
7.5.1 Gambarkanlah bentuk gelombang keluaran Flip – flop dibawah ! Anggaplah
keluaran awalnya Q = 0

Gambar 7.11 Masukan FF – SR dari Gate NOR

Gambar 7.12 Masukan FF – SR dari Gate NAND

Gambar 7.13 Masukan FF – SR dari Gate NOR dengan Clock

TEKNIK
TEKNIK DI
DIGITAL DASAR 124
 Kementerian Pendidikan dan Kebudayaan
Politeknik Negeri Malang

Gambar 7.14 Masukan FF – D dengan Clock

Gambar 5.15 Masukan FF – JK dengan Clock

7.5.2 Buatlah rangkaian sekuensial dengan menggunakan flip-flop JK untuk
diagram keadaan (state) berikut ini:
000 – 001 – 010 – 011 – 100 – 101 – 110 – 111 – 000

TEKNIK
TEKNIK DI
DIGITAL DASAR 125