PRAKTIKUM ELEKTRONIKA 1
LABORATORIUM FISIKA
FAKULTAS SAINS DAN TEKNOLOGI
UNIVERSITAS ISLAM NEGERI (UIN) ALAUDDIN
MAKASSAR
2020
BAB I
PENDAHULUAN
Dapat disimpulkan bahwa kombinasi S=0 dan R=0 menghasilkan output yang
sama dengan output sebelumnya. Notasi p menyatakan previous atau sebelumnya.
Kombinasi S=1 dan R=1 tidak didefinisikan karena akan menghasilkan Q dan ̅
=0 sehingga melanggar aturan Q dan ̅ yang nilainya harus berlawanan(Zuhal,
2004).
Rangkaian flip-flop yang dapat menghindari pemacuan (race) adalah
rangkaian flip-flop JK Master Slave (MS). Flip-flop ini merupakan kombinasi dari
dua buah penahan yang diatur dengan Master (majikan) yang diatur oleh sinyal
pendetak yang bernilai positif dan Slave (budak) yang merupakan penahan yang
diatur oleh sinyal pendetak negatif. Prinsip kerjanya adalah sebagai berikut. Pada
saat sinyal berapa pada tingkat energi tinggi, Master aktif dan Slave tidak aktif.
Pada saat sinyal berdetak pada tingkat rendah, Master menjadi tidak aktif dan
Slave menjadi aktif. Sesuatu yang dilakukan Master akan diikuti oleh Slave, yaitu
bila Master dibuat keadaan menjadi keadaan SET pada sinyal pendetak 1 (tinggi),
maka Slave akan menjadi SET ketika sinyal pendetak menjadi 0 (rendah). Begitu
pula sebaliknya, apa yang dilakukan oleh Slave tidak akan diikuti oleh
Master(Widjanarka, 2006).
Beberapa penerapan yang penting dari flip-flop adalah flip-flop dapat
digunakan sebagai bagian dari rangkaian memori, untuk menghapus getaran
tombol, sebagai bangunan penghalang pada rangkaian sekuensial seperti counter
dan register, dan sebagai rangkaian penunda (delay). Lebih lengkapnya mengenai
aplikasi flip-flop sebagai debounce eliminator atau penghilang getaran adalah
sebagai berikut. Untuk pedoman interfacing ke sistem digital, biasanya tombol
dorong (push Buton key) digunakan. Tombol ini ketika ditekan beberapa saat, ma
terjadi buka dan tutupnya sakelar sebelum terjadinya pembacaan yang stabil.
Masalah ini disebut sebagai Key debounce. Masalah ini tidak diinginkan dan
harus dihindari(Godse, 2009).
Penggabungan master-slave dapat dibangun dari berbagai macam tipe flip-
flop. Pada gambar ditunjukkan salah satu cara untuk membuat master-slave JK
flip-flop. Rangkaian ini terdiri dari clocked JK flip-flop sebagai master dan
clocked SR flip-flop sebagai slave. Seperti master-slave SR, keluaran master flip-
flop menjadi masukan slave flip-flop. Sinyal pewaktu (clock) terhubung searah ke
master flip-flop, tetapi pewaktu juga terhubung melalui inverter ke slave flip-flop.
Bahkan informasi yang dibawa oleh masukan J dan K disalurkan ke keluaran
master flip-flop pada pulsa pewaktu positif dan informasi tersebut dijaga hingga
terjadi pulsa pewaktu negatif, sehingga informasi dibolehkan untuk melewati
keluaran slave flip-flop. Keluaran slave flip-flop terhubung sebagai input ketiga
dari master JK flip-flop(Godse, 2009).
Tabel kebenaran di atas menunjukkan bahwa keadaan Qn+1 adalah sama dengan
keadaan masukan D, dan dengan alasan ini D flip-flop sering disebut sebagai flip-
flop transfer data(Karris, 2007).
Sebuah masukan clock dapat ditambahkan ke rangkaian asynchronous
untuk membentuk clocked SR flip-flop. Selama clock berada pada nilai 0,
keluaran dari kedua gerbang AND adalah 0, dan kemudian keadaan flip-flop tidak
berubah. Nilai S dan R hanya ditunjukkan dari masukan flip-flop (S dan R)
selama pulsa clock. Lalu clock mengontrol semua perubahan dari rangkaian
synchronous. Diberikan kondisi sekarang masukan S dan R, lalu keadaan
selanjutnya dari flip-flop dapat diketahui. Tabel di bawah ini diperoleh dari
penyusunan ulang tabel keadaannya, maka keadaan selanjutnya dapat diketahui
dengan mudah sekali dengan keadaan sekarang dan kondisi masukan yang kita
ketahui. Persamaan karakteristik diperoleh dari tabel keadaan yang diperoleh dari
operasi flip-flop pada bentuk persamaannya. Ini diperoleh dengan penggambaran
dan penyederhanaan Q(t+1) pada kondisi dari S, R, dan Q(t) pada K-map, dimana
kondisi masukan yang “tidak diperbolehkan” disebut sebagai don’t Care(Shiva,
1998).
Gambar 2.5 Clocked SR flip-flop (a) rangkaian, (b) grafik simbol, (c) tabel
keadaan, dan (d) persamaan karakteristik(Shiva, 1998)
1 100
2 220
3 470
Tabel 2: Pengukuran waktu flip flop dengan kapasitas kapasitor yang berbeda
Waktu Flip Flop
Kapasitas
Kapasitas Kapasitor
NO Kapasitor
2 (µF) LED 1 dan 3 LED 3 dan 4
1 (µF)
1 470 100
470 220
2
3 220 100
BAB IV
HASIL DAN PEMBAHASAN
1,17 0,67
1,08 0,67
1 470 100 1,24 0,50
1,10 0,49
1,15 0,61
1,46 1,74
1,40 1,52
2 1,47 1,61
470 220 1,43 1,52
1,41 1,54
0,55 0,57
0,41 0,86
3 220 100 0,36 0,76
0,57 0,96
0,42 0,98
Pembahasan
Flip-flop merupakan suatu rangkaian elektronika yang memiliki dua
kondisi stabil dan dapat digunakan untuk menyimpan informasi. Flip-flop
merupakan pengaplikasian gerbang logika yang bersifat Multivibrator Bistabil.
Dikatakan Multivibrator Bistabil karena kedua tingkat tegangan keluaran pada
Multivibrator tersebut adalah stabil dan hanya akan mengubah situasi tingkat
tegangan keluarannya.
Pada percobaan ini dilakukan dua kali percobaan. Percobaan yang pertama
pengukuran waktu flip-flop dengan kapasitas kapasitor yang sama menghasilkan
data untuk kapasitas kapasitor 100 µF diperoleh waktu flip-flop untuk LED 1 dan
3 yaitu 0,41 sekon, dan LED 2 dan 4 yaitu 0,65 sekon. Untuk kapasitas kapasitor
220µF maka diperoleh waktu flip-flop untuk LED 1 dan 3 yaitu 1,14 sekon, dan
LED 2 dan 4 yaitu 1,16 sekon. Untuk kapasitas kapasitor 470µF diperoleh waktu
flip flop untuk LED 1 dan 3 yaitu 2,13 sekon , dan LED 2 dan 4 yaitu 2,43 sekon.
Sedangkan pada percobaan kedua yaitu pengukuran waktu flip flop dengan
kapasitas kapasitor yang berbeda menghasilkan data untuk kapasitas kapasitor 470
µF dan 100 µF diperoleh waktu fli- flop pada LED 1 dan 3 yaitu yaitu 1,17 sekon
dan LED 2 dan 4 yaitu 0,67 sekon. Pada kapasitas kapasitor 470 µF dan 220 µF
diperoleh waktu flip flop pada LED 1 dan 3 yaitu 1,46 sekon, dan pada LED 2 dan
4 diperoleh waktu 1,74 sekon. Dan pada kapasitas kapasitor 220 µF dan 100 µF
diperoleh waktu flip-flop pada LED 1 dan 3 yaitu 0,55 sekon, dan pada LED 2
dan 4 diperoleh waktu 0,75 sekon.
Berdasarkan hasil yang telah diperoleh sehingga dapat disimpulkan bahwa
semakin besar nilai kapasitas kapasitor yang digunakan, maka semakin lama
waktu LED untuk menyala atau berkedip. Dan begitupun sebaliknya, semakin
kecil nilai kapasitas kapasitor yang digunakan, maka akan semakin singkat waktu
yang diperlukan LED untuk menyala atau berkedip.
BAB V
PENUTUP
V.1 Kesimpulan
Kesimpulan pada percobaan ini adalah sebagai berikut :
V.2 Saran
Saran pada percobaan ini adalah sebaiknya lampu LED lebih diperbanyak lagi
dengan warna yang bervariasi seperti merah dan hijau agar data yang diperoleh
lebih menarik.
DAFTAR PUSTAKA
Godse, D.A. 2009. Digital Electronics (Digital Logic Design). India : Technical
Publications
Karris, ST. 2007. Digital Circuit Analysis and Design Alt Simulink Modeling and
Introduction do CPLDs and FPGAs Second Edition. USA : Orchard
Publications
Salwani. 1990. Asas Elektronik Edisi 2. Malaysia:Universiti Teknologi Malaysia
Shiva, SG. 1998. Introduction do Logic Design Second Edition. USA : Marcel
Dekker
Widjanarka, W. 2006. Teknik Digital. Jakarta : Penerbit Erlangga
Zuhal. 2004. Prinsip Dasar Elektroteknik. Jakarta : PT. Gramedia Pustaka Utama