NIM : 2004409
RANGKAIANFLIP-FLOP
TUJUAN
1. MahasiswadapatmembentukrangkaianFlip flop SR , Gated SR, D FF, T FF, dan JK menggunakan
IC TTLataupunmenggunakan IC CMOS
2. Mahasiswamemahami prinsip kerja Flip flop dan membuat tabel kebenarannya.
3. Mahasiswa dapat menganalisis Timing Diagram dari masing-masing rangkaan Flip-flop.
4. Mahasiswa dapat mengimplementasikan rangkaian Flip flop pada rangkaian elektronika digital.
LANGKAH-LANGKAHPRAKTIKUM
1. Pahami teori tentang Flip Flop.
2. RangkailahrangkaianRS Flip flop seperti pada gambar 12.a !
Rangkaian 12 a
Rangkaian 12 b
2
5. Lakukan analisa sinyal output dengan osiloskop pada setiap perubahan input,
perhatikan pewaktuan/perioda perubahan logika input output, bentuk timing diagram.
6. Rangkailahrangkaianseperti pada gambar 12.b, ulangi langkah 3 sampai 5.
7. Rangkailah rangkaian Flip Flop Gated RS Latched seperti pada gambar 12c.
Gambar 12c
8. Lakukan uji coba dan analisis dengan melakukan perubahan input dan pengamatan
output, sesuai dengan tabel 12b, kemudian lengkapi kebenaran tabel tersebut.
Rangkaian 12b.
9. Lakukan analisa sinyal output dengan osiloskop pada setiap perubahan input,
perhatikan pewaktuan/perioda perubahan logika input output, bentuk timing diagram.
10. Rangkailah rangkaian Flip Flop D seperti pada gambar 12d.
Gambar 12d
3
11. Lakukan uji coba dan analisis dengan melakukan perubahan input dan pengamatan
output, sesuai dengan tabel 12c, kemudian lengkapi kebenaran tabel tersebut.
Rangkaian 12d
12. Lakukan analisa sinyal output dengan osiloskop pada setiap perubahan input,
perhatikan pewaktuan/perioda perubahan logika input output, bentuk timing diagram.
13. Rangkailah rangkaian JK Flip Flop seperti pada gambar 12e.
Gambar 12e
14. Lakukan uji coba dan analisis dengan melakukan perubahan input dan pengamatan
output, sesuai dengan tabel 12d, kemudian lengkapi kebenaran tabel tersebut.
4
Rangkaian 12e
15. Lakukan analisa sinyal output dengan osiloskop pada setiap perubahan input,
perhatikan pewaktuan/perioda perubahan logika input output, bentuk timing diagram.
16. Buatkesimpulan dan sertakan hasil praktikum pada laporan!
Kesimpulan :
Rangkaian flip flop merupakan suatu rangkaian gerbang logika yang mempunyai dua
keadaan stabil pada keluarannya yaiotu keadaan 1 dan keadaan 0. Terdapat beberapa
jenis rangkaian flip flop, yang telah dilakukan pada praktikum diatas diantaranya SR
Flip—Flop, Flip Flop Gated RS Latched, D Flip-Flop, dan JK Flip-Flop. JK Flip-Flop
merupakan perkembangan dari SR Flip-Flop dimana perbedaannya adanya Clock.