Kom
SISTEM DIGITAL
Aljabar Boolean
MATERI
Aljabar Boolean
2
PENDAHULUAN
1854: Aljabar logic dipopulerkan oleh George
Boole sekarang dikenal sebagai "Aljabar
Boolean"
Ini adalah cara sistematis untuk mengekspresikan dan
menganalisis operasi rangkaian logika.
1938: Claude Shannon adalah orang pertama
yang menerapkan karya Boole pada analisis dan
desain sirkuit logika.
Menu Tugas Kesimpulan Referensi Bantuan Keluar
Bag 1
A A A+B
A+(B+C)
B B
(A+B)+C
C B+C C
(AB)C
C BC C
HUKUM DISTRUBUTIF
Hukum distributif ditulis untuk 3 variabel sebagai
berikut: A (B + C) = AB + AC
B+C A AB
B
B
C
A
X A
X
C AC
X=A(B+C) X=AB+AC
ATURAN ALJABAR BOOLEAN
1. A 0 A 7. A A A
2. A 1 1 8. A A 0
3. A 0 0 9. A A
4. A 1 A 10. A AB A
5. A A A 11 . A A B A B
6. A A 1 12.( A B )( A C ) A BC
___________________________________________________________
A, B, and C can represent a single variable or a combination of variables.
TEOREMA DEMORGAN’S
Teorema DeMorgan menyediakan verifikasi
matematis untuk:
kesetaraan gerbang NAND dan negatif-OR
kesetaraan gerbang NOR dan negatif-AND.
TEOREMA DEMORGAN’S
Komplemen dari dua atau NAND Negative-OR
lebih variabel ANDed sama
dengan OR dari komplemen
variabel individual.
X Y X Y
Komplemen dari dua atau
lebih variabel OR setara
dengan AND dari
komplemen dari variabel NOR Negative-AND
individual.
X Y X Y
LATIHAN TEOREMA DEMORGAN’S
Terapkan teorema DeMorgan ke ekspresi :
X Y Z
X Y Z
X Y Z
W X Y Z
LATIHAN TEOREMA DEMORGAN’S
Terapkan teorema DeMorgan ke ekspresi :
( A B C)D
ABC DEF
AB C D EF
A BC D ( E F )
ANALISIS BOOLEAN DARI SIRKUIT LOGIKA
A(B+CD)
A
MEMBANGUN TABEL KEBENARAN UNTUK SIRKUIT LOGIKA
Mengevaluasi ekspresi
Untuk mengevaluasi ekspresi A (B + CD), pertama
temukan nilai-nilai variabel yang membuat ekspresi
sama dengan 1 (menggunakan aturan untuk Boolean
add & mult).
Dalam kasus ini, ekspresi sama dengan 1 hanya jika A
= 1 dan B + CD = 1 karena
A (B + CD) = 1 · 1 = 1
MEMBANGUN TABEL KEBENARAN UNTUK SIRKUIT LOGIKA
Ketika A = 1 0
1
1
0
1
0
0
1
0
0
0 1 1 1 0
dan B = 1 1
1 0
0 0
0 1
0 0
terlepas dari 1
1
1
0
0
0
1
0
1
0
1
1
0
nilai C dan D 1
1
0
1
1
0
0
0
0
1
1 0 1 1 1
1 1 0 1 1
Ketika A = 1 dan C = 1 1
1 1
1 0
1 0
0 1
1
1 1 0 1 1
dan D = 1 terlepas dari 1
1
1
1
1
1
1
0
1
1
nilai B 1 1 1 1 1
CONTOH
Buktikan
( A + B ) ( A + B' ) = A
( A + B ) ( A + B' ) = A ( kita kalikan sisi sebelah kiri )
(A.A) + (B.B') + (A.B) + (A.B') = A ( kita pindah posisi nya untuk memudahkan )
( A + 0 ) + A(B +B') = A ( sesuai ketentuan, akan menjadi seperti itu )
A = A ( Terbukti ! )
Menu Tugas Kesimpulan Referensi Bantuan Keluar
QUESTION
Menu Tugas Kesimpulan Referensi Bantuan Keluar
KESIMPULAN
Menu Tugas Kesimpulan Referensi Bantuan Keluar
REFERENSI
Digital Design - With an Introduction to the Verilog
HDL, FIFTH EDITION
https://www.ics.uci.edu/~eli/courses/ics151-f07/
Diubah dari Introduction to Logic Gates Presented
by Richard Herbert
Menu Tugas Kesimpulan Referensi Bantuan Keluar
Bantuan
Tombol "Home", itu akan membawa Anda
kembali ke halaman pembuka.
Kesimpulan
Tombol Kesimpulan untuk menuju ke halaman
kesimpulan
Referensi
Tombol referensi untuk menuju ke halaman
referensi