Anda di halaman 1dari 66

BAHAN AJAR

MATAKULIAH EKPERIMEN ELEKTRONIKA


DIGITAL
KODE MATAKULIAH FIS902
PROGRAM STUDI : FISIKA / PENDIDIKAN FISIKA
SEMESTER : GASAL
DOSEN PENGAMPU : Drs. SUSILO, MS
SUNARNO, S.Si, M.Si
DRS. IMAM SUMPONO, M.Si
KNISI : WASI SAKTI WIWIT P., S.Pd








JURUSAN FISIKA
FAKULTAS MATEMATIKA DAN ILMU PENGETAHUAN ALAM
UNIVERSITAS NEGERI SEMARANG
TAHUN 2013/2014
Eksp Eldig_Panduan 2013
*-ii

PRAKTIKUM 1
PASS FILTER




TUJUAN
Pembuatan laporan praktikum elektronika ditujukan agar mahasiswa dapat belajar untuk
mengemukakan pendapat / berkomunikasi. Laporan praktikum elektronika melatih
mahasiswa agar mampu menganalisis hasil praktikum, membuat perhitungan untuk
menentukan besaran fisis, mengetahui beberapa besaran dari percobaan, menganalisis
kesalahan dan akhirnya mampu membuat kesimpulan secara keseluruhan.

FORMAT PENULISAN
Laporan praktikum dibuat dengan menggunakan kertas HVS ukuran A4 (21,0 cm x 29,7
cm) 70 gram, ditulis tangan atau diketik manual (bukan komputer) dengan rapi. Untuk
membuat grafik diperbolehkan menggunakan kertas grafik (milimeterblok) atau
menggunakan program Ms. Office Excel. Laporan ditulis dengan batas kiri 3 cm, batas
kanan 2 cm, batas atas 2 cm dan batas bawah 2 cm.

SISTEMATIKA
Laporan praktikum memiliki susunan sebagai berikut:
1. Tujuan
2. Landasan Teori
3. Alat dan Bahan
4. Prosedur Praktikum
5. Data Percobaan
6. Analisis Data Pengamatan
7. Pembahasan Data Pengamatan
8. Simpulan
9. Daftar Pustaka
10. Evaluasi
11. Lampiran (foto kopi data percobaan yang telah disetujui)

PEMBUATAN
LAPORAN PRAKTIKUM
*
Eksp Eldig_Panduan 2013
*-iii

Tujuan serta peralatan (Alat dan Bahan) dapat dilihat di dalam modul praktikum.
Landasan Teori dapat dibaca di modul praktikum dan atau buku buku referensi
lain yang bersesuaian dengan materi parktikum. Landasan teori pada modul hanya
bersifat minimalis yang digunakan untuk mendasari kegiatan praktikum. Sehingga
hendaknya landasan teori pada laporan praktikum tidak hanya menggunakan
landasan teori yang terdapat pada modul melainkan melengkapinya dengan
referensi lain yang lebih lengkap.
Kalimat kalimat perintah dalam modul petunjuk praktikum harus diganti dengan
kalimat kerja.
Tugas awal pada modul dikerjakan dan dikumpulkan sebelum melaksanakan
praktikum, sedangkan evaluasi dikumpulkan dan disertakan di dalam laporan
praktikum.
Laporan praktikum dikumpulkan dalam waktu satu minggu setelah melaksanakan
parktikum, yaitu ketika pre-test praktikum berikutnya.
Eksp Eldig_Panduan 2013
*-iv









A. SEBELUM PRAKTIKUM
1. Praktikan hendaknya hadir sepuluh menit sebelum praktikum dimulai.
2. Praktikan yang datang terlambat tidak diberikan tambahan waktu praktikum.
3. Laboratorium adalah tempat praktikum/bekerja, oleh karenanya selama di
dalam laboratorium elektronika praktikan harus tertib, sopan, berpakaian rapi
(memakai kemeja dan celana / rok panjang), mengenakan jas praktikum (warna
putih) serta memakai sepatu beralas karet/bahan isolator.
4. Yang diperbolehkan dibawa masuk ke tempat praktikum yaitu alat tulis,
notebook dan barang berharga lainnya seperti dompet dan alat komunikasi.
5. Jaket, tas dan barang bawaan lainnya (selain yang diperbolehkan masuk)
diletakkan di tempat yang telah disediakan. Keamanan sepenuhnya menjadi
tanggung jawab praktikan.
6. Praktikan harus sudah memahami apa yang akan dikerjakan selama praktikum
dengan mempelajari modul parktikum dan atau referensi lain, serta telah
mengerjakan tugas awal untuk praktikum yang akan dilaksanakan.
7. Praktikan tidak diperbolehkan mengikuti praktikum jika :
a. tidak mengenakan jas praktikum
b. tidak berpakaian rapi
c. tidak membawa kartu tanda praktikum (terdapat didalam modul
praktikum)
d. tidak mengumpulkan lembar jawab tugas awal praktikum
e. tidak lulus pre test
f. datang terlambat lebih dari 60 menit
8. Jika perlengkapan 7a hilang, praktikan harap segera melaporkan kepada asisten
selambat-lambatnya satu jam sebelum praktikum berlangsung, kurang dari itu
praktikan tidak diperbolehkan mengikuti praktikum.


TATA TERTIB
PRAKTIKUM
*
Eksp Eldig_Panduan 2013
*-v

B. SELAMA PRAKTIKUM
1. Praktikan diperbolehkan melaksanakan praktikum setelah dinyatakan lulus pre
test pada minggu sebelumnya.
2. Tugas awal dikumpulkan sebelum praktikum dilaksanakan.
3. Setelah mengumpulkan tugas awal, praktikan membuat bon pinjam alat dan
bahan praktikum.
4. Praktikum dimulai setelah bon pinjam disetujui dan seluruh
*)
anggota
kelompok hadir.
5. Praktikum dilaksanakan hanya selama 100 menit.
6. Praktikan melakukan pengecekan rangkaian kepada dosen atau asisten setelah
selesai merangkai dan sebelum dihubungkan dengan catudaya.
7. Praktikan baru menghubungkan rangkaian ke catudaya setelah rangkaian
dinyatakan benar oleh dosen atau asisten.
8. Praktikan harus dapat memperoleh data dengan melakukan praktikum.
9. Jika praktikan gagal mendapatkan data karena faktor alat dan bahan, harus
segera melapor pada dosen/asisten agar segera diberikan
penggantian/perbaikan.
10. Jika praktikan gagal mendapatkan data atau mendapatkan data sangat sedikit
maka pratikum pengganti akan dilaksanakan pada saat minggu-minggu inhal.
11. Praktikan harus menjaga keselamatan diri, ketertiban, peralatan dan kebersihan
laboratorium.
12. Selama praktikum, praktikan dilarang keras merokok, makan dan minum
(kecuali diluar area praktikum), membawa senjata tajam, membawa senjata api,
membawa/menggunakan NAPZA serta dilarang mengganggu kelompok lain.
13. Praktikan dilarang keras meninggalkan laboratorium tanpa seijin dosen/asisten.

C. SETELAH PRAKTIKUM
1. Setelah selesai pratikum, praktikan meminta persetujuan terhadap data yang
diperoleh selama praktikum kepada dosen/asisten.
2. Setelah selesai praktikum, sebelum meninggalkan ruang praktikum praktikan
harus :
a. mengembalikan alat dan bahan praktikum yang dipinjam
b. merapikan dan membersihkan meja dan kursi yang telah digunakan
Eksp Eldig_Panduan 2013
*-vi

3. Praktian yang gagal memperoleh data selama praktikum bukan dikarenakan
faktor alat dan bahan, harus segera melapor kepada dosen/asisten. Dan yang
bersangkutan akan diberikan inhal setelah siklus praktikum regular telah
selesai.

*) semua anggota kelompok yang telah dinyatakan lulus pre test
Eksp Eldig_Panduan 2013
*-vii


D. KETENTUAN LAIN
1. Praktikan yang absen atau gagal pre test akan diberikan kesempatan
mengulang/inhal setelah siklus reguler berakhir (sebelum minggu tenang).
2. Jika praktikan merusakkan atau menghilangkan bahan, alat atau fasilitas
laboratorium yang lain, maka praktikan wajib mengganti berupa barang yang
bersesuaian/sama (bukan berupa uang).
3. Sistem penilaian pada eksperimen elektronika mengikuti aturan berikut:
6
* 2 * 3 * 1
3 2 1
N N N
NA
+ +
=
Keterangan :
N1 : nilai pre-test
N2 : aktivitas praktikum dan laporan
N3 : project dan UAS
4. Ketentuan yang tidak tercantum pada modul ini akan disampaikan secara lisan
atau tulisan kepada praktikan.
Eksp Eldig_Panduan 2013
*-viii









Nama : ..................................................................................................................
NIM : ....................................................... Prodi : ............................................
Kelompok : ....................................................... Group: ...........................................
Teman Kerja : 1. .................................................................... NIM ...............................
2. .................................................................... NIM ...............................
3. .................................................................... NIM ...............................

NO
NAMA
PRAKTIKUM
KODE
PRE TEST PRAKTIKUM LAPORAN
TGL PARAF TGL PARAF TGL PARAF
0

GERBANG
LOGIKA

- - - -
1

FLIP FLOP

R / I


2

MULTIVIBRATOR

R / I
3

COUNTER

R / I


4
PEMBAGI
FREKUENSI,
DECODER DAN
DISPLAY
R / I


5

MULTIPLEKSER

R / I



Semarang, 2013
Dosen/Asisten


NIP.
KARTU TANDA
PRAKTIKUM EKS. ELDIG
*
Eksp Eldig_Panduan 2013
*-ix










HALAMAN JUDUL ............................................................................................... *-i
PEMBUATAN LAPORAN PRAKTIKUM........................................................... *-ii
TATA TERTIB ....................................................................................................... *-iv
KARTU TANDA PRAKTIKUM .......................................................................... *-viii
DAFTAR ISI ........................................................................................................... *-ix
TABEL RENCANA PRAKTIKUM ....................................................................... *-x
PRA-PRAKTIKUM GERBANG LOGIKA .............................................................. 0-1
PRAKTIKUM 1 FLIP FLOP ........................................................................... 1-1
PRAKTIKUM 2 MULTIVIBRATOR ................................................................ 2-1
PRAKTIKUM 3 COUNTER .............................................................................. 3-1
PRAKTIKUM 4 PEMBAGI FREKUENSI, DECODER DAN DISPLAY ........ 4-1
PRAKTIKUM 5 MULTIPLEKSER ................................................................... 5-1
KUMPULAN TUGAS AWAL ............................................................................... TA-1
KUMPULAN EVALUASI ..................................................................................... EV-1
DAFTAR ISI
*
Eksp Eldig_Panduan 2013
*-x






NO MINGGU KE-
KEGIATAN
GRUP A GRUP B
1. 1. PERKENALAN DAN KONTRAK KULIAH
2. 2. PENJELASAN PERSIAPAN PRAKTIKUM
3. 3. PRA-PRAKTIKUM
4. 4. PRE TES MATERI 1 FREE
5. 5.
PRAKTIKUM
MATERI 1
PRE TES MATERI 1
6. 6.
PRE TES MATERI 2 PRAKTIKUM MATERI
1
7. 7.
PRAKTIKUM
MATERI 2
PRE TES MATERI 2
8. 8.
PRE TES MATERI 3 PRAKTIKUM MATERI
2
9. 9.
PRAKTIKUM
MATERI 3
PRE TES MATERI 3
10. 10.
PRE TES MATERI 4 PRAKTIKUM MATERI
3
11. 11.
PRAKTIKUM
MATERI 4
PRE TES MATERI 4
12. 12.
PRE TES MATERI 5 PRAKTIKUM MATERI
4
13. 13.
PRAKTIKUM
MATERI 5
PRE TES MATERI 5
14. 14.
FREE PRAKTIKUM MATERI
5
15. 15.
INHAL/MENGAJUKAN
RANCANGAN KARYA
INHAL/MENGAJUKAN
RANCANGAN KARYA
16. 16.
INHAL/PEMBUATAN
KARYA
INHAL/PEMBUATAN
KARYA

MATERI 1 : FLIP-FLOP
MATERI 2 : MULTIVIBRATOR
MATERI 3 : COUNTER
MATERI 4 : PEMBAGI FREKUENSI, DEKODER DAN DISPLAY
MATERI 5 : MULTIPLEKSER
TABEL RENCANA
PRAKTIKUM
*
Eksp Eldig_Pra Prak 2013
1-1

PRAKTIKUM 1
GERBANG LOGIKA



A. TUJUAN
Setelah melakukan praktikum, praktikan diharapkan telah memiliki kemampuan
sebagai berikut :
1. Memahami karakteristik dari macam-macam gerbang logika (AND, OR, NOT,
NAND, NOR, XOR dan XNOR)
2. Memahami pembuatan gerbang logika dari gerbang logika dasar
3. Memahami penggunaan komponen IC 74LS00 dan 74LS02

B. LANDASAN TEORI
Bilangan biner terdiri atas dua macam angka yaitu 0 dan 1. Setiap bilangan
baik desimal, oktal maupun heksadesimal dapat diubah menjadi susunan bilangan
biner. Sebagai contoh:
1210 = 11002 128 = 10102 8C16 = 100010102

dan lain - lain
Dalam sistem logika, ekspresi angka 0 dan 1 dapat juga digambarkan dengan cara
lain yaitu, :
0 1
FALSE TRUE
NO YES
DOWN UP
OUT IN
DRY WET
PADAM NYALA
dan lain lain.




GERBANG LOGIKA
PRA
PRAKTIKUM
Eksp Eldig_Pra Prak 2013

1-2

Y
A
B
Macam macam gerbang logika meliputi:
NO GERBANG
LOGIKA
SIMBOL PERSAMAAN
1 AND


B A Y - =
2 OR


B A Y + =
3 NOT
A Y=
4 NAND
B A Y - =

5 NOR
B A Y + =

6 Exlusive OR
(XOR))

B A Y =
B A B A Y - + - =
7 Exlusive Not OR
(XNOR)

B A Y =
B A B A Y - + - =


Dari ketujuh gerbang logika di atas, dua diantaranya merupakan gerbang logika
dasar. Kita dapat membuat ketujuh gerbang logika tersebut dengan menggunakan
salah satu gerbang logika dasar. Setidaknya terdapat tiga tahapan yang harus dilalui
untuk membuat suatu gerbang logika dari sebuah gerbang logika dasar, yaitu:
Y
A
B
Y
A
B
Y
A
Y
A
B
B
A
Y
Y
A
B
Eksp Eldig_Pra Prak 2013

1-3

1. Penurunan persamaan gerbang logika (yang akan dibuat) hingga menyerupai
persamaan gerbang logika dasar, misal dengan mempergunakan persamaan de
Morgan.
2. Membuat gambar rangkaian ekivalen gerbang logika dasar berdasarkan
persamaan yang diperoleh pada tahap pertama.
3. Mengkonversi kedalam bentuk aplikasi IC.

Tabel 5.1 Gerbang IC yang umum pada TTL, CMOS dan High-Speed
Nama
gerbang
Input
gerbang
Jumlah
gerbang
TTL CMOS
High-Speed
CMOS
Inverter 1 6 7404
7408
4069
4081
74HC04
74HC08
AND 2 4 7411 4073 74HC10
OR 3 3 7421 4082
4072
74HC20
74HC4075
4 2 7432 4071 -
2 4 - 4075 74HC32
NAND 2 4 7400 4011 74HC00
3 3 7410 4013 74HC10
4 2 7420 4012 74HC20
8 1 7430 4068 -
12 1 74134 - -
13 1 74133 - -
NOR 2 4 7402 4001 74HC02
3 3 7427 4025 74HC02
4 2 7425 4002 74HC02
5 2 74260 - -
8 1 - 7478 -
XOR 4 2 7486
74136
4070
4030
-
XNOR 2 4 74266 4077 -

C. ALAT DAN BAHAN
1. Proto Board : 1 buah
2. IC 7400 : 1 buah
3. IC 7402 : 1 buah
4. Resistor 1 K : 1 buah
5. LED (Light Emitting Diode) : 1 buah
6. Kabel (jumper) : secukupnya
7. Power supply 5 V : 1 unit
Eksp Eldig_Pra Prak 2013

1-4

D. PROSEDUR PRAKTIKUM
1. Siapkan peralatan dan bahan untuk praktikum gerbang logika.
2. Hubungkan kaki kaki IC 74LS00 sehingga membentuk AND gate.
3. Jangan lupa tanyakan rangkaian yang dibuat sudah benar apa belum pada
asisten atau dosen, jika sudah maka hubungkan ground dan +Vcc pada Power
Supply.
4. Lakukan percobaan sesuai dengan tabel pengamatan.
5. Catat dalam tabel pengamatan.
6. Ulangi langkah 2 5 untuk gerbang gerbang NOR dan XNOR.
7. Ulangi seperti langkah 2 5 dengan menggunakan IC 74LS02 untuk
membentuk gerbang gerbang OR, NOT, NAND dan XOR

Eksp Eldig_Pra Prak 2013

1-5

E. DATA PENGAMATAN
PERCOBAAN : GERBANG LOGIKA
NAMA :
NIM :
TANGGAL : ..
TEMAN KERJA : 1. NIM
2. NIM
3. NIM

LAPORAN SEMENTARA
1. AND gate
A B Y
0 0
0 1
1 0
1 1
1 0
0 1
0 0
1 1
1 0
1 1

2. OR gate
A B Y
0 0
0 1
1 0
1 1
1 0
0 1
- Penurunan Persamaan
...
...
...
...
- Rangkaian ekivalen ............. gate
- Penurunan Persamaan
...
...
...
...
- Rangkaian ekivalen ............. gate

Eksp Eldig_Pra Prak 2013

1-6

A B Y
0 0
1 1
1 0
1 1

3. NOT gate
A Y
0
1
0
1
1
0

4. NAND gate
A B Y
0 0
0 1
1 0
1 1
1 0
0 1
0 0
1 1
1 0
1 1

- Penurunan Persamaan
...
...
...
...
- Rangkaian ekivalen ............. gate
-
-
- Penurunan Persamaan
...
...
...
...
- Rangkaian ekivalen ............. gate

Eksp Eldig_Pra Prak 2013

1-7

5. NOR gate
A B Y
0 0
0 1
1 0
1 1
1 0
0 1
0 0
1 1
1 0
1 1

6. XOR gate
A B Y
0 0
0 1
1 0
1 1
1 0
0 1
0 0
1 1
1 0
1 1

- Penurunan Persamaan
...
...
...
...
- Rangkaian ekivalen ............. gate
- Penurunan Persamaan
...
...
...
...
- Rangkaian ekivalen ............. gate
-
Eksp Eldig_Pra Prak 2013

1-8

7. XNOR gate
A B Y
0 0
0 1
1 0
1 1
1 0
0 1
0 0
1 1
1 0
1 1


Mengetahui Semarang, 2013
Dosen / Asisten Praktikan



__________________________ __________________________
NIP. NIM.
- Penurunan Persamaan
...
...
...
...
- Rangkaian ekivalen ............. gate
-
Eksp Eldig_Prak 1 2013
2-1

EKSPERIMEN 2
FLIP-FLOP



A. TUJUAN EKSPERIMEN
Setelah melakukan eksperimen, praktikan diharapkan telah memeliki kemampuan :
1. memahami sifat sifat dan cara kerja rangkaian RS flip-flop
2. memahami cara kerja rangkaian Gate RS flip-flop
3. menjelaskan cara kerja rangkaian D flip-flop
4. memahami cara kerja rangkaian Master Slave JK flip-flop
5. menjelaskan cara kerja rangkaian T flip-flop

B. DASAR TEORI
Flip flop adalah rangkaian multivibrator yang mempunyai dua buah keadaan stabil,
yang mana keadaan stabil ini akan berubah jika inputnya diberi pulsa trigger.
Secara umum Flip flop adalah elemen logik yang mempunyai dua buah output
dengan logika yang berlawanan keadaannya.
1. RS Flip-flop
RS Flip-flop (RS FF) merupakan rangkaian dasar flip-flop yang memiliki dua
buah input, yaitu input SET (S) dan RESET (R) serta dua buah output yaitu
output Q dan Q .


Gbr 2.1. Simbol dari RS FF Gbr 2.2. SR FF dibangun dari NAND gate.

2. Gate RS Flip flop
Gate RS Flip-flop (G RS FF) merupakan suatu RS Flip flop biasa yang
dilengkapi dengan sebuah terminal untuk pulsa clock yang akan mengatur
keadaan SET ataupun RESET dari Flip flop ini. Gambar rangkaian Clocked R-S
Flip Flop dengan menggunakan gerbang gerbang NAND adalah sebagai
berikut.
FLIP FLOP
PRAKTIKUM
1
Eksp Eldig_2 Elins 2012
2-2



Gbr 2.3. Simbul Gate RS FF Gbr 2.4. Rangkaian Gate RS FF

3. D Flip flop
D Flip flop merupakan suatu R-S Flip flop yang dilengkapi inverter pada input
RESET . Gambar rangkaian D Flip Flop dengan menggunakan gerbang
gerbang NAND adalah sebagai berikut.


Gbr 2.5. Simbul D FF Gbr 2.6. D FF dibangun dari NAND gate

D Flip flop ini dapat digunakan sebagai rangkaian shift register maupun counter.

4. Master Slave J-K Flip Flop
Rangkaian Master Slave J-K Flip flop terdiri dari dua buah flip flop dasar, yaitu
master flip flop dan slave flip flop. Master Slave J-K Flip flop memiliki beberapa
buah input yaitu J, K, Clock dan Clear.
Rangkaian Master Slave J-K Flip-flop menggunakan IC SN 7473 bersama tabel
kebenarannya ditunjukkan sebagai berikut.


Gbr 2.7. Simbol 7473
Eksp Eldig_2 Elins 2012
2-3


Tabel 2.1. Tabel kebenaran Master Slave JK Flip Flop


5. T Flip flop
Toggle Flip flop (T Flip flop) dapat dibentuk dengan memodifikasi Gate RS
Flip- flop, D Flip-flop maupun JK Flip-flop. T Flip-flop umumnya mempunyai
sebuah input dan dua buah output yaitu Q dan Q . T Flip-flop banyak
digunakan pada rangkaian counter, pulse generator, frequency divider (yaitu
pembagi frekuensi n tingkat, yang mempunyai pembagi sebesar 2
n
). Gambar
rangkaian T Flip-Flop yang dibangun dari JK Flip-Flop dijelaskan sebagai
berikut.

Gbr 2.8. T FF yang dibangun dari JK FF 7473

C. ALAT DAN BAHAN
1. Proto Board. : 1 buah
2. IC 74LS00 : 2 buah
3. IC 74LS73 : 1 buah
4. Resistor 330O : 2 buah
5. LED : 2 buah
6. Kabel jumper : secukupnya
7. Power supply 5 volt : 1 unit

Eksp Eldig_2 Elins 2012
2-4

D. PROSEDUR PRAKTIKUM
1. Siapkan peralatan dan bahan utuk praktikum
2. Hubungkan kaki kaki IC LS 7400 sehingga membentuk rangkaian RS Flip-
flop.
3. Setelah rangkaian disetujui asisten/dosen, hubungkan rangkaian tersebut
dengan power supply.
4. Catat data hasil eksperimen ke dalam tabel pengamatan.
5. Ulangi langkah 2 4 untuk rangkaian-rangkaian Gate RS FF dan D FF
6. Ulangi langkah 2 4 untuk rangkaian-rangkaian JK FF dan T FF dengan
menggunakan IC 7473

G. LAPORAN
Hal hal yang perlu dicantumkan (untuk masing-masing jenis eksperimen):
1. Lengkapilah tabel pengamatan
2. Diagram pewaktuan dari data pengamatan.
3. Tabel kebenaran.
4. Penjelasan tentang karakteristik dari masing masing rangkaian berdasarkan
data pengamatan.
Eksp Eldig_2 Elins 2012
2-5

H. DATA PENGAMATAN
PERCOBAAN : FLIP-FLOP
NAMA :
NIM :
TANGGAL : ..
TEMAN KERJA : 1. NIM...
2. NIM
3. NIM....

LAPORAN SEMENTARA
1. R-S Flip flop
Rangkaian RS Flip-Flop






Tabel Pengamatan
No
Input Output
R S Q Q
1 0 1
2 0 0
3 1 1
4 1 0
5 0 1
6 1 1
7 0 0
8 1 0
Eksp Eldig_2 Elins 2012
2-6

2. Clocked R-S Flip flop
Rangkaian Clocked RS Flip-Flop






Tabel Pengamatan
No
Input Output
Clock R S Q Q
1 1 0 1
2 0 0 0
3 1 1 1
4 0 1 0
5 1 0 1
6 0 1 1
7 1 0 0
8 0 1 0

3. D Flip flop
Rangkaian D Flip-Flop







Eksp Eldig_2 Elins 2012
2-7

Tabel Pengamatan
No
Input Output
Clock D Q Q
1 0 1
2 0 0
3 1 1
4 1 0
5 0 1
6 1 1
7 0 0
8 1 0

4. Master Slave J-K Flip Flop
Rangkaian JK Flip-Flop







Tabel Pengamatan
No
Input Output
Clock J K Q Q
1 1 0 1
2 0 0 0
3 1 1 1
4 0 1 0
5 1 0 1
Eksp Eldig_2 Elins 2012
2-8

No
Input Output
Clock J K Q
Q
6 0 1 1
7 1 0 0
8 0 1 0

5. T Flip flop
Rangkaian T Flip-Flop





Tabel Pengamatan
No
Input Output
T Q Q
1 1
2 0
3 1
4 0
5 1
6 0
7 1
8 0

Mengetahui Semarang, 2012
Dosen / Asisten Praktikan


__________________________ __________________________
NIP. NIM.
Eksp Eldig_2 Elins 2012
2-9

DAFTAR PUSTAKA
Budiharjo, Widodo dan Firmansyah, Sigit. 2005. Elektronika Digital dan
Mikroprosesor. Yogyakarta : Penerbit Andi Yogyakarta
Ibrahim, KF. 1996. Teknik Digital. Yogyakarta : Penerbit Andi Yogyakarta
Malvino, Albert Paul. 2004. Peinsip-Prinsip Eelektronika Buku Dua. Jakarta : Penerbit
Salemba Teknika
Rusmadi, Dedy. 2000. Seri Elektronika : Digital & Rangkaian. Bandung : Penerbit CV.
Pionir Jaya Bandung
Suryatmo, F. 1986. Teknik Digital. Jakarta : Penerbit Bumi Aksara
Sutrisno. 1987. ELEKTRONIKA : Teori dan Penerapannya Jilid 2. Bandung : Penerbit
ITB
Eksp Eldig_Prak 2 2013
3-1





A. TUJUAN.
Setelah melakukan eksperimen, mahasiswa diharapkan:
1. Data menjelaskan sifat-sifat rangkaian monostabil multivibrator dengan menggnakan
IC timer 555.
2. Dapat menjelaskan prinsip kerja rangkaian astabil multivibrator dengan
menggunakan IC timer 555.

B. LANDASAN TEORI.
1. Dasar kerja dan karakteristik Timer 555.
Suatu timer 555 ini didasari oleh proses pengisian atau pengosongan kapasitor C.
Suatu kapasitor terbuat dari dua pelat konduktor yang dipisahkan oleh suatu isolator
dielektrik. Jika luas pelat konduktor = A, jarak antara kedua pelat = d, dan permitivitas
dielektrik = c, maka nilai kapasitansinya adalah:
d
A
C
c
= . (1)
Jika kapasitor dengan kapasitansi C dihubungkan dengan sumber tegangan V,
maka beberapa saat, didalam kapasitor akan terkumpul muatan listrik sebesar,yaitu : q
= C V. Setelah nilai muatan maksimum tercapai, dikatakan kapasitor sudah terisi penuh.
Isi muatan tetap tersimpan dalam kapasitor selama tak ada kebocoran muatan yang
mengalir dari pelat kapasitor yang satu ke pelat yang lain. Proses pengumpulan muatan
pada suatu kapasitor biasadisebut dengan proses pengisian kapasitor, sedang proses
pembuangan muatan kapasitor biasa disebut dengan proses pengososngan kapasitor.
C
R
E
B
A

Gambar 5.1: Rangkaian pengisian dan pengosongan kapasitor.
MULTIVIBRATOR
PRAKTIKUM
2
Eksp Eldig_Prak 2 2013
3-2

Dari gambar 1, setelah saklar dihubungkan dengan A, arus akan mengalir dari E,
mengisi muatan C. Pada suatu saat, C yang mula-mula kosong mendapat muatan. Secara
matematis, pengisian muatan kapasitor C dapat dinyatakan sebagai:

dt
dv
C
dt
v C d
dt
dq
i = = =
) (

C
i
dt
dv
= . (2)
Jika hambatan dalam dari E diabaikan, diperoleh:
E = i R + v . (3)
Dideferensialkan terhadap waktu dan kemudian diintegralkan, didapat;
dt
dv
dt
di
R
dt
dR
i
dt
dE
+ + =
dt
dv
dt
di
R + + = 0 0 dari persamaan (2) diperoleh:
C
i
dt
di
R + + = 0 0 atau dt
RC i
di 1
=

} }
=
t i
Io
dt
RC i
di
0
1
atau
RC
t
Io
i
= ln
RC
t
RC
t
e
R
E
e I i

= =
0

RC
t
e E R i

= . (4)
Dari persamaan (3) dan (4): v e E E
RC
t
+ =


RC
t
e E E v

= atau
Pers. Pengisian kapasitor C :
|

\
|
= ) exp( 1 ) (
RC
t
E t v (5)

Gambar 5.2: Grafik pengisian kapasitor.
Eksp Eldig_Prak 2 2013
3-3

Tegangan kapasitor yang berubah terhadap waktu, ketika kapasitor C diisi atau
dikosongkan disebut regangan transien. Rangkaian pengisian dan pengosongan
kapasitor dapat dirancang seperti telah terlihat pada gambar 1. Untuk variasi tegangan
melintas kapastor v terhadap waktu t, jika saklar dihunungkan dengan A akan mengikuti
persamaan pengisian kapasitor (5).
Untuk rangkaian pengosongan kapasitor, yaitu saat saklar dihubungkan dengan
terminal B, variasi tegangan melintas kapasitor v terhadap waktu t, akan mengikuti
persamaan pengosongan kapasitor. Proses pengosongan C dapat dijelaskan secara
matematis sebagai berikut:
dt
dv
C
dt
v C d
dt
dq
i = = =
) (
(6)

dt
dv
RC R
dt
dv
C R i v =
|

\
|
= = (7)
dt
RC v
dv 1
= ;
integralkan
} }
=
t v
v
dt
RC v
dv
0
1
0
(8)
RC
t
v
v
=
0
ln atau ) exp( ) (
0
RC
t
v t v = (9)

Gambar 5.3: Grafik pengosongan kapasitor
Timer 555 tersususn oleh beberapa komponen, diantaranya:
a) Komparator.
Sifat:

Jika V(+) > V(-), maka Vo = H
Jika V(+) < V(-), maka Vo = L


V(+) +
Vo
V(-) -


Eksp Eldig_Prak 2 2013
3-4

b) R S Latch.
G S R
Qn+1
1 + n
Q


L X X Qn
n
Q S Q
H L L Qn
n
Q
H L H L H G

H H L H L
H H H L* L* R
Q
c) Transistor
Transistor ini bekerja pada
daerah saturasi dan pada
daerah putus (cut off)
Jika iB ~ 0, maka VCE ~ +V
Jika iB > IBO, maka VCE ~ 0
VB
IB
H
L
+V

Susunan lengkap Timer 555 adalah:
+
-
+
-
A
B
2
3
4
5
6
8
7
R
R
R
R
S G
Q
Q
1

Gambar 5.4: Susunan lengkap Timer 555.
Keterangan gambar:
1. Gnd 3. Out 5. Pengatur 7. Pelepasan
2. Trig In 4. Rst 6. Ambang 8. Vcc

2. IC 555 untuk Monostabil Multivibrator.
Untuk menerangkan cara kerja rangkaian monostabil kita gunakan diagram blok
555 sebagai berikut:
Eksp Eldig_Prak 2 2013
3-5

R Rt
.01
Vo
1
2
3
5
8
Trigger
masuk
C
Pengatur
555
6
ambang
7
Ct
Vcc
0V
reset
4

Gambar 5.6: IC 555 digunakan sebagai monostabil.
Pada waktu VCC dihubungkan, keluaran SR FF dibuat menjadi H, sehingga transistor Q2
saturasi, dan kapasitor Ct terhubung singkat dengan tanah.
Pada keadaan awal ini, kaki 2 pada H (tinggi), dan kaki 6 (ambang) pada L (rendah).
Akibatnya masukan R dan S keduanya ada pada keadaan L, sehingga keadaan Q= H dan
keadaan Q = L. Kini, missal pulsa arahnegatif tiba pada kaki 2, sehingga selama sesaat
tegangan pada kaki 2 atau V2 < (1/3) Vcc. Akibatnya selama sesaat, masukan R menjadi
H, sedangkan masukan S tetap rendah, dan transistor Tr menjadi mati (arus = 0).
+
-
+
-
A
B
R
R
R
R
S G
Q
Q
6
7
5
1
2
Rt
Ct
8
4
3
+Vcc

Gambar 5.7: Cara kerja 555 sebagai monostabil
Pada saat keluaran Q = H selama Q = L. Kapasitor Ct diisi melalui Rt, dengan tetapan
waktu t = Rt Ct. Karena pengisian Ct, maka tegangan Vo naik secara eksponensial.
Segera setelah V6 > (2/3) Vcc, komparator A berubah keadaan, sehingga masukan S
menjadi H sesaat,dan keluaran menjadi Q = L.
Peristiwa tersebut dapat dijelaskan dengan timing diagram seperti pada gambar berikut:
Tr. In
(kaki 2)
t
Eksp Eldig_Prak 2 2013
3-6


R




Q
t

V ambang
(kaki 6) 2/3Vcc
t

S

t

Vout
Vcc
t
At ~ 1,1 Rt.Ct
Gambar 5.8: Timing diagram isyarat monostabil 555
Lebar pulsa mono adalah 10s s/d 20 menit. Dengan menggandeng seri beberapa mono
didapat pulsa yang lebih lebar lagi. Sedang waktu mono dapat dihentikan setiap saat
dengan memberikan tegangan 0 pada kaki 4.
Secara matematis lebar pulsa timer 555 dapat diturunkan sebagai berikut:
Persamaan umum adalah:
|

\
|
= ) exp( 1 ) (
RC
t
E t v
Disesuaikan dengan perhitungan: ) exp( .
RC
t
Vcc Vcc v =
Vcc
v Vcc
RC
t
= ) exp( atau
v Vcc
Vcc
RC
t

= ) exp(
Vcc Vcc
Vcc
RC
v Vcc
Vcc
RC t
3
2
ln ln

=
t = RC ln3 ~ 1,1 RC
Jadi lebar pulsa tidak tergantung pada Vcc, tapi hanya tergantung pada komponen luar R
dan C.
Disesuaikan dengan komponen pada rangkaian monostabil, maka lebar pulsa:
t = Rt Ct ln3 ~ 1,1 Rt Ct
3. Astable Multivibrator.
Eksp Eldig_Prak 2 2013
3-7













Gambar 5.9: Astable multivibrator.
Cara kerja rangkaian dapat dijelaskan dengan diagram blok sebagai berikut:
+
-
+
-
A
B
R
R
R
R
S G
Q
Q
1
Ra
8
4
3
Rb
C
6
7
+Vcc
2

Gmabr 5.10: Diagram blok Astable.
Anggap saat to, yaitu saat catu daya baru dihubungkan, keluaranSR latch adalah Q = L,
dimana keadaan ini menyebabkan transistor Tr ada dalam keadaan terbuka. Ini
mengakibatkan terjadi pengisian muatan pada kapasitor C melalui (Ra + Rb), dengan
konstanta waktu t1 = (Ra + Rb) C. Pada saat t1, yaitu saat tegangan kapasitor v = (2/3)
Vcc, menyebabkan keluaran komparator A adalah H, atau S = H. Masukan SR latch,
yaitu S = H dan R = L ini mengakibatkan keluaran Q = H, dan keadaan ini
menyebabkan transistor Tr ada dalam keadaan saturasi. Ini mengakibatkan terjadi
pengosongan kapasitor kapasitor C melalui Rb menuju ground, dengan konstanta waktu
t2 = Rb C. Tetapi pada saat t2, yaitu saat t = (1/3) Vcc, menyebabkan keluaran
komparator B menjadi H, atau masukan menyebabkan transistor Tr ada dalam keadaan
terbuka, sehingga terjadi pengisian kapasitor C. Begitu berulang secara periodik.
555
2
3
4
8
1
5
6
.01F
7
+Vcc
C
Rb
Ra
Eksp Eldig_Prak 2 2013
3-8

Bentuk isyarat astable dapat dilihat pada gambar berikut:

Q


7



Vc



S


R


Q

Gambar 5.11: Isyarat astable.
Secara matematis lebar pulsa dapat dijelaskan sebagai berikut:
- Selama siklus pengisian C:
Dari persamaan tegangan pengisian kapasitor:
|

\
|
= ) exp( 1 ) (
RC
t
E t v
Disesuaikan dengan masukan pada komparator, yaitu saat t = 0 nilai v = (1/3) Vcc,
sehingga persamaan tegangan kapasitor v(t) menjadi:
|
|

\
|
= ) exp( . 1 ) (
1
1
3
2
t
t
Vcc t v
Catatan: rentang tegangan adalah (2/3) Vcc, yaitu dari (1/3)Vcc ~ Vcc, dan konstanta
waktu t1 = (Ra + Rb) C, sedangkan penahan muatan muatan C terhapus saat t1
kapasitor mencapai tegangan v = (2/3) Vcc, sehingga menjadi:
)
) (
exp( . ) (
1
3
2
C Rb Ra
t
Vcc Vcc t v
+
= ; saat t1 = 0, nilai v(0) = (1/3) Vcc
)
) (
exp( .
1
3
2
3
2
C Rb Ra
t
Vcc Vcc Vcc
+
=
2 )
) (
exp(
1
=
+ C Rb Ra
t

2 ln . ) (
1
C Rb Ra t + =
Eksp Eldig_Prak 2 2013
3-9

t1 = 0,693.(Ra + Rb).C

- Selama siklus pengosonagn kapasitor C:
Persamaan pengosongan C adalah: ) exp( ) (
0
RC
t
v t v =
Disesuaikan dengan masukan pada komparator, yaitu saat t2 = 0 nilai v = (2/3) Vcc,
sehingga persamaan tegangan kapasitor v(t) menjadi:
) exp( . ) (
2
3
2
C R
t
Vcc t v
b
= atau ) exp( . ) (
2
2
3
2
t
t
Vcc t v = ; dimana t2 = Rb C
Penahanan terpasang saat t2 , yaitu saat v = (1/3) Vcc, sehingga menjadi:
) exp( .
2
3
2
3
1
C R
t
Vcc Vcc
b
=
2 ) exp(
2
=
C R
t
b

t
2
= 0,693 . R
b
C
- Periodenya adalah:
T = t1 + t2
T = 0,693 ( R
a
+ 2 R
b
) C
Periode pulsa tidak tergantung pada Vcc, tapi hanya tergantung pada nilai komponen Ra,
Rb , dan C.

C. ALAT DAN BAHAN.
1. Protoboard : 1 buah
2. IC LM 555 : 1 buah
3. Resistor 4K7 : 1 buah
4. Resistor 10 K : 1 buah
5. Potensiometer 10K : 1 buah
6. Kapasitor 10 nF : 1 buah
7. Kapasitor 100 nF : 1 buah
8. Osciloscope : 1 unit
9. Catu daya 12 Vdc : 1 unit
10. Kabel penghubung. : secukupnya
Eksp Eldig_Prak 2 2013
3-10

D. PROSEDUR EKSPERIMEN
1. Monostabil Multivibrator.
a. Rakitlah alat dan bahan seperti gambar 5.6 dengan komponen sbb.:
R = 10 K, Rt = 4K, Ct = 100 nF, Vcc = 12 Vdc.
b. Cek rangkaian kepada dosen/asisten sebelum dihubungkan dengan Vcc.
c. Amati dan gambarlah bentuk sinyal pada pin-2 dan pin-7.
d. Amati dan gambarlah bentuk sinyal pada pin-2 dan pin-3 (keluaran).
e. Hitng lebar pulsa waktu aktif ton.
f. Gantilah Rt dengan potensiometer VR.
g. Ulangi a e untuk VR sebesar 2K dan 5K.
h. Ulangi a e untuk kapasitor Ct sebesar 220 nF.
2. Astabil Multivibrator.
a. Rakitlah alat dan bahan seperti gambar 5.6 dengan komponen sbb.:
Ra = 10 K, Rb = 10 K, C = 100 nF, Vcc = 12 Vdc.
b. Cek rangkaian kepada dosen/asisten sebelum dihubungkan dengan Vcc.
c. Amati dan gambarlah bentuk sinyal pada pin-2 dan pin-7.
d. Amati dan gambarlah bentuk sinyal pada pin-2 dan pin-3 (keluaran).
e. Hitung lebar pulsa t1, t2 dan periodenya.
f. Gantilah R2 dengan potensiometer VR.
g. Ulangi a e untuk VR sebesar 2K dan 5K.
h. Ulangi a e untuk kapasitor C sebesar 220 nF.
Eksp Eldig_Prak 2 2013
3-11

G. DATA PENGAMATAN
PERCOBAAN : FLIP-FLOP
NAMA : ...
NIM : ...
TANGGAL : .....
TEMAN KERJA : 1. NIM
2. NIM
3. NIM

LAPORAN SEMENTARA
1. Monostabil.
- Diagram koneksi.












- Tabel Pengamatan
Vcc = + 12 Vdc
No Rt () Ct ()
Lebar pulsa t (detik)
Hitung Praktek
1 10K
100

2 5K
3 2K
4 10K
220

5 5K
6 2K

Eksp Eldig_Prak 2 2013
3-12

2. Astabil.
- Diagram koneksi.















- Tabel Pengamatan
Ra = 10K, Vcc = +12 Vdc
No Rb () C (nF) t1 (S) t2 (S) T (S) Duty Cycle (%)
1 10K
100

2 5K
3 2K
4 10K
220

5 5K
6 2K
Data pengamatan dilukis dan dihitung pada kertas millimeter blok.

Mengetahui Semarang, 2010
Dosen / Asisten Praktikan




NIM.
Eksp Eldig_Prak 2 2013
3-13

DAFTAR PUSTAKA

Malvino, Albert Paul. 1985. Aproksimasi Rangkaian Semikonduktor : Pengantar
Transistor dan Rangkaian Terpadu Edisi Keempat. Jakarta : Penerbit Erlangga
Malvino, Albert Paul. 2004. Peinsip-Prinsip Eelektronika Buku Dua. Jakarta : Penerbit
Salemba Teknika
Sutrisno. 1987. ELEKTRONIKA : Teori dan Penerapannya Jilid 1, 2, Lanjutan.
Bandung : Penerbit ITB
Tooley, Michael. 2002. Rangkaian Elektronika Prinsip dan Aplikasi Edisi Kedua.
Jakarta : Penerbit Erlangga



Eksp Eldig_Prak 3 2013

3-1

EKSPERIMEN 3
COUNTER



A. TUJUAN
Setelah melakukan eksperimen, mahasiswa diharapkan:
1. Data menjelaskan sifat-sifat rangkaian pencacah naik dengan menggunakan JK
Flip-flop.
2. Dapat menjelaskan prinsip kerja rangkaian pencacah turun dengan
menggunakan JK Flip-flop.
3. Dapat memahami cara kerja pencacah naik modus 10 dengan menggunakan JK
flip-flop.

B. LANDASAAN TEORI
Fllp - flop dapat digunakan sebagai alat untuk mencacah pulsa. Cara yang
paling sederhana yaitu dengan menggunakan flip-flop JK atau flip-flop D seperti
pada gambar 3.1.

Gb. 3.1 (a) f'lip-flop T, (b) flip-flop T dirakit dari flip-flop JK,
(c) ftip-flop T dirakit dari fl.ip-flop D

Jika fllp-flop T mendapat trigger tepi, keluarannya akan berubah keadaan seperti
pada gb. 3.2.

Gb. 3.2 diagram timing untuk flip-flop T

COUNTER
PRAKTIKUM
3
Eksp Eldig_Prak 3 2013

3-2

Pencacah pulsa pada gb. 3.3 terbuat dari 4 buah flip-flop dan disebut alat cacah 4
bit sehingga alat ini dapat mencegah 2
4
pulsa atau 16 pulsa.

Gb. 3.3. Binary up-counter

Tabel 4.1: Tabel kebenaran binary up-counter
Pulsa FF4 FF3 FF2 FF1
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
..
..
..
12 1 1 0 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1

Jika J dan K keduanya H maka flip-flop JK akan Toggle. Tiap transisi clock
akan menyebabkan keluaran bertukar state. Kita mulai dengan menbuat semua
keluaran L, yaitu dengan membuat masukan CLR nenjadi L. Selanjutnya pulsa
pertama akan membuat FF1 menjadi set (Q = H). Pulsa kedua akan menbuat FF1
renjadi reset (Q = L). Transisi H ke L akan menbuat FF2 menjadi set (H), sehingga
keadaan keluaran counter nenjadi 0010
2
(biner), yaitu sama dengan bilangan
desimal dua. Keadaan - keadaan selanjutnya ditunjukkan pada tabel logika.
Bentuk isyarat pada berbagai titik ditunjukan pada Gb. 3.4.

Gb. 3.4. Bentuk isyarat masukan dan keluaran FF1, FF2, dan FF3

Eksp Eldig_Prak 3 2013

3-3

Alat cacah gb. 3.4 melakukan pencacahan naik, yaitu tiap pulsa akan
menambah pencacahan. Alat cacah ini disebut alat cacah naik (up counter). Dengan
sedikit modifikasi kita dapat buat agar alat cacah ini mencacah turun, seperti
ditunjukan pada gb. 3.5.


Gb. 3.5. Alat cacah turun 4 bit.

Bisa juga digunakan alat cacah 4 bit dari D FF (gb. 3.6).


Gb. 3.6. Alat cacah turun 4 bit dengan D FF.

Setiap pulsa akan menurunkan hitungan. Pada alat pencacah ini pulsa-pulsa
masuk bergerak kekanan secara beruntun, alat cacah ini disebut alat cacah asinkron
(asyncronous counter).
Pada alat cacah sinkron masukan clock dari semua flip-flop di lakukan
perubahan serentak . Alat cacah sinkron mempunyai rangkaian lebih konpleks dan
dasar kerjanya tidak dibahas.
Pada counter biner 4 bit pulsa ke 16 akan nenjadi logika 0 (L) . Kita dapat
menbuat alat cacah ini melakukan hitungan hingga 10 saja. Dikatakan alat cacah ini
mempunyai modus 10 (mod 10) . Alat cacah semacam ini disebut pencacah dekade
(decade counter). Alat cacah ini juga dikenal sebagai alat cacah BCD (Binary Code
Decimal).
Eksp Eldig_Prak 3 2013

3-4

Sa1ah satu cara merakit alat cacah ini seperti gb. 3.7.

Gb. 3.7. Pencacah mod 10 (decade couter)

Gb. 3.8. Pencacah mod 10 (decade counter) dengan D FF

Pada pulsa kesepuluh, yaitu FFl : 0, FF2 : 1, FF3 : 0, FF4 : 1, maka untuk
pintu NAND mesukan A : H, B : H sehingga keluaran F : L dan semua flip-flop
kena reset, sehingga semua keluarannya menjadi 0.


Gb. 3.9. Diagram pewaktuan pencacah mod 10 (decade couter)
Eksp Eldig_Prak 3 2013

3-5


C. ALAT DAN BAHAN
1. Protoboard : 1 buah.
2. IC 7473 : 2 buah
3. IC 7400 : 1 buah
4. LED : 5 buah
5. Resistor 330 . : 5 buah
6. Audio Generator (AFG) : 1 unit
7. Catu daya 5 V : 1 unit.
8. Kabel penghubung : secukupnya.

D. PROSEDUR EKSPERIMEN
1. Up Counter.
a. Rakitlah rangkaian seperti pada gambar 4.3.
b. Pasanglah indikator LED pada setiap keluaran (Q1 Q4) serta pada
masukkannya.
c. Setelah disetujui, hubungkan rangkaian tsb. dengan catu daya.
d. Hubungkan input up counter dengan AFG.
e. Isilah table pengamatan dengan data eksperimen.

2. Down Counter.
a. Rakitlah rangkaian down counter seperti pada gambar 4.5.
b. Pasanglah indikator LED pada setiap keluaran (Q1 Q4) serta pada
masukkannya.
c. Setelah disetujui, hubungkan rangkaian tsb. dengan catu daya.
d. Hubungkan input down counter dengan AFG.
e. Isilah tabel pengamatan dengan data eksperimen.

3. Decade Counter.
a. Rakitlah rangkaian decade counter seperti pada gambar 4.7.
b. Pasanglah indikator LED pada setiap keluaran (Q1 Q4) serta pada
masukkannya.
c. Setelah disetujui, hubungkan rangkaian tsb. dengan catu daya.
Eksp Eldig_Prak 3 2013

3-6

d. Hubungkan input decade counter dengan AFG.
e. Isilah tabel pengamatan dengan data eksperimen.

E. LAPORAN
Yang perlu dicantumkan dalam laporan meliputi:
1. Tabel pengamatan.
2. Diagram pewaktuan
3. Cara kerja rangkaian.

Eksp Eldig_Prak 3 2013

3-7

F. DATA PENGAMATAN
PERCOBAAN : COUNTER
NAMA : .................
NIM : .................
TANGGAL : .................
TEMAN KERJA : 1. NIM
2. NIM
3. NIM

LAPORAN SEMENTARA

1. Up Counter
No
Input Output (BCD) Output
Clock Q4 Q3 Q2 Q1 Desimal
1 0

2 1

3 0

4 1

5 0

6 1

7 0

8 1

9 0

10 1

11 0

12 1

13 0

14 1

Eksp Eldig_Prak 3 2013

3-8

No
Input Output (BCD) Output
Clock Q4 Desimal Q2 Q1 Desimal
15 0

16 1

17 0

18 1

19 0

20 1

21 0

22 1


2. Down Counter
No
Input Output (BCD) Output
Clock Q4 Q3 Q2 Q1 Desimal
1
0
2
1
3
0
4
1
5
0
6
1
7
0
8
1
9
0
10
1
11
0
No
Input Output (BCD) Output
Eksp Eldig_Prak 3 2013

3-9

Clock Q4 Q3 Q2 Q1 Desimal
12
0
13
0
14
1
15
0
16
1
17
0
18
1
19
0
20
1
21
0
22
1


3. Decade Counter
No
Input Output (BCD) Output
Clock Q4 Q3 Q2 Q1 Desimal
1
0
2 1


3 0


4 1


5 0


6 1


7 0


8 1


Eksp Eldig_Prak 3 2013

3-10



No
Input
Clock
Output (BCD) Output
Desimal Q4 Q3
Q2
Q1
9
0
10 1


11 0


12 1


13 0


14 1


15 0


16 1


17 0


18 1


19 0


20 1


21 0


22 1


23 0


24 1


25 0


Mengetahui Semarang, 2013
Dosen / Asisten Praktikan

__________________________ __________________________
NIP. NIM.
Eksp Eldig_Prak 4 2013
4-1

EKSPERIMEN




A. TUJUAN
Setelah melakukan eksperimen, mahasiswa diharapkan dapat:
1. Menjelaskan cara kerja rangkaian counter mod 10 menggunakan IC 7490 atau
7493.
2. Menjelaskan cara kerja Decoder.
3. Memahami cara mengubah data binary ke data decimal dengan menggunakan
seven segment display.

B. LANDASAAN TEORI
1. Counter.
Beberapa IC MSI yang digunakan sebagai counter yaitu decade counter 7490, 4 bit
binary counter 7493, up/down binary counter 74193.
Diagram 7490 dilukiskan pada gb. 4.1 berikut:

Gb. 4.1. Pencacah BCD
Jika keluaran pintu NAND A = LOW dan pintu NAND B = H, maka counter akan
direset menjadi 0 (QA = 0, QB = 0, QC = 0, QD = 0). Bila keluaran pintu NAND A =
H dan NAND B = L maka counter akan terreset pda angka 9 (QA = 1, QB = 0, QC =
0, QD = 1). Bila keluaran pintu RS0 dan RS9 keduanya H, maka counter bekerja.
Ada dua modus kerja yaitu BCD dan bi-quinary.
PEMBAGI FREKUENSI,
DECODER DAN DISPLAY
PRAKTIKUM
4
Eksp Eldig_Prak 4 2013
4-2

Agar mencacah dengan mod 10 (BCD) keluaran QA harus dihubungkan dengan
masukan B (IN B). Agar mencacah bi-quinary keluaran QD dihubungkan dengan
masukan A (IN A). Untuk lebih jelasnya fungsi reset/cacah dari IC 7490 dapat
dilihat pada table kebenaran sbb.:
Tabel 4.1: Fungsi reset/counter IC 7490
Reset Input Output
RS0(1) RS0(2) RS9(1) RS9(2) QD QC QB QA
H H L X L L L L
H H X L L L L L
X X H H H L L H
X L X L COUNTER
L X L X COUNTER
L X X L COUNTER
X L L X COUNTER

Pencacahan dekade adalah seperti pada tabel dibawah ini:
Tabel 4.2: Modus pencacahan dekade
Count QD QC QB QA
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 0 0 0 0

IC TTL 7490 adalah 4-bit binary counter dengan diagram blok fungsional seperti
gambar berikut:

Gb. 4.2. Diagram fungsional 7490
Eksp Eldig_Prak 4 2013
4-3

Sebagai contoh kasus, untuk mendapatkan clock dengan frekuensi yang bervariasi
dari osilator kristal 1 MHz sampai 10 kHz, perlu dihubungkan dengan decade
counter IC 7490 seperti terlihat pada gambar berikut:

Gb. 4.3. Pembagi 2 dan 10

Gb. 4.4. Pembangkit pulsa dengan keluaran 1 M, 500k, 100k, 50k dan 10kHz.
2. Dekoder
Seringkali kita ingin membuat agar keluaran dari suatu counter BCD ditunjukkan
dalam bentuk angka decimal. Suatu cara penunjukan angka yang kini banyak
digunakan orang adalah yang dikenal sebagai peraga 7-segment. Komponen ini
terbuat dari 7 buah lampu LED yang membentuk segmen-segmen seperti pada
gambar 4.5.

Gb. 4.5. Peraga 7-segmen dan Peraga menunjukkan angka 3 bila segmen-segmen
adefg menyala
Eksp Eldig_Prak 4 2013
4-4

Kita dapat membuat keluaran suatu counter BCD membuat segmen-segmen
menyala sesuai dengan angka yang diterima. Untuk itu dapat digunakan suatu IC
MSI yang disebut DECODER. IC 7447 adalah suatu BCD to seven segment
decoder drivers. Satu contoh penggunaan penggunaan counter yaitu seperti gb. 4.6.

Gb. 4.6. Penggunaan BCD to-7-segment decoder driver
Setiap pulsa cahaya yang sampai pada phototransistor akan dicatat oleh counter
BCD selama terjadi dalam pulsa gating. Karena pulsa gating mempunyai lebar 1
detik maka display 7 segmen akan nenunjukkan angka yang menyatakan
banyaknya pulsa yang diterima tiap detik.
Pencacah dengan tampilan 7 segment ditunjukkan pada gambar dibawah:

Gb. 4.7. Penggunaan BCD to-7-segment decoder driver

Eksp Eldig_Prak 4 2013
4-5

Jika digunakan IC 7447 maka 7 segmennya haruslah common anode (anoda
bersama), karena 7447 mempunyai keluaran aktive LOW. Jika diperlukan IC BCD-
to-7-segmen decoder satu driver dengan keluaran aktif HIGH maka gunakan IC
7448 (totem pole) atau 7449 (open collector). Untuk kedua IC ini harus digunakan
transistor untuk memperkuat arus, oleh karena TTL pada keluaran HIGH tidak
mampu menghasilkan arus yang besar.
Gbr. 4.8. menunjukkan diagram fungsional IC 7447.

Gb. 4.8. Diagram fungsional untuk IC 7447
Tabel 4.3. Logika 7447
Desimal LT RBI D C B A BI/RBO a b c d e f g
0 H H L L L L H L L L L L L H
1 H H L L L H H H L L H H H H
2 H H L L H L H L L H L L H L
3 H H L L H H H L L L L H H L
4 H H L H L L H H L L H H L H
5 H H L H L H H L H L L H L L
6 H H L H H L H H H H H L L L
7 H H L H H H H L L L H H H H
8 H H H L L L H L L L L L L L
9 H H H L L H H L L L H H L L
X X X X X X L H H H H H H H Off
H L L L L L L H H H H H H H Off
X X X X X X H L L L L L L L On

Pada gb. 4.8 tampak adanya tiga pin kontrol, yaitu LT (Lamp Test), RBI (Riplle
Blanking Input) dan BI/RBO (Blanking Input/Ripple Blanking Output). Ketiga
masukan kontrol ini bersifat active LOW. Bila LT dibuat L maka semua segmen
akan menyala. Bila LT ada pada H dan RBI dibuat LOW, maka display akan
padam bila keempat masukan A, B, C, D adalah L. Masukan RBI ini digunakan
untuk membuat agar angka 0 pada awal dan pada akhir bilangan tidak nenyala.
Sebagai contoh dengan rnenggunakan RBI dan RBO dapat dibuat agar 4 buah
display tidak menunjukkan 05.10 akan tetapi menunjukkan 4.1 ini dilakukan seperti
pada gb. 4.9.
Eksp Eldig_Prak 4 2013
4-6


Gb. 4-5 Penggunaan kontrol RBI dan BI/RBO

C. ALAT DAN BAHAN
1. Protoboard : 1 buah
2. IC 7490 atau 7493 : 1 buah
3. IC Decoder : 1 buah
4. 7 segment display : 1 buah
5. Resistor 330 . : 6 buah
6. Light Emitting Diode : 5 buah
7. Audio Generator (AFG) : 1 unit
8. Catu daya 5 V : 1 unit
9. Kabel penghubung : secukupnya

D. PROSEDUR EKSPERIMEN
Display Hexadesimal
1. Rakitlah IC decoder dan 7 segment
2. Hubungkan rangkaian ke catudaya setelah dicek dan dinyatakan benar.
3. Aturlah logika pada keempat masukan Decoder.
4. Perhatikan dan catat hasil pengamatan tampilan 7 segment pada tabel
pengamatan
5. Buatlah timing diagram berdasarkan tabel pengamatan tersebut.

Decade Counter
1. Rakitlah rangkaian seperti pada gambar 4.7.
2. Pasanglah resistor 330 antara masukan pada lampu 7 segment display dengan
keluaran IC 7447.
3. Setelah disetujui, hubungkan rangkaian tersebut dengan catu daya.
4. Hubungkan input decade counter dengan AFG.
5. Isilah table pengamatan dengan data eksperimen.
Eksp Eldig_Prak 4 2013
4-7

6. Buatlah timing diagram berdasarkan tabel pengamatan tersebut.

E. LAPORAN
Yang perlu dicantumkan dalam laporan meliputi:
1. Tabel pengamatan.
2. Diagram pewaktuan
3. Cara kerja rangkaian.
4. Perbandingan periode Ti : TQA : TQB : TQC : TQD
5. Perbandingan periode fi : fQA : fQB : fQC : fQD












Eksp Eldig_Prak 4 2013
4-8

F. DATA PENGAMATAN
EKSPERIMEN : PEMBAGI FREKUENSI, DECODER DAN DISPLAY
NAMA : .................
NIM : .................
TANGGAL : .................
TEMAN KERJA : 1. NIM
2. NIM
3. NIM

LAPORAN SEMENTARA

Tabel Pengamatan Display Hexadesimal pada 7 segment
NO
Data Input Decoder
7 segment
display A B C D
1 0 0 0 0
2 1 0 0 0
3 0 1 0 0
4 1 1 0 0
5 0 0 1 0
6 1 0 1 0
7 0 1 1 0
8 1 1 1 0
9 0 0 0 1
Eksp Eldig_Prak 4 2013
4-9

10 1 0 0 1
11 0 1 0 1
12 1 1 0 1
13 0 0 1 1
14 1 0 1 1
15 0 1 1 1
16 1 1 1 1

Tabel pengamatan untuk Decade Counter
No
Input
Clock
Output Decade Counter 7 segment
display Q4 Q3 Q2 Q1
1
1

2
0

3
1

4
0

5
1

6
0

7
1

8
0

9
1

10
0

Eksp Eldig_Prak 4 2013
4-10

11
1

12
0

13
1

14
0

15
1

16
0

17
1

18
0

19
1

20
0

21
1

22
0

23
1

24
0

25
1

26
0

27
1

28
0

29
1

30
0

Mengetahui Semarang, 2013
Dosen / Asisten Praktikan





NIP NIM.
Eksp Eldig_Prak 5 2013
5-1

EKSPERIMEN 4
PEMBAGI FREKUENSI, DECODER DAN DISPLAY



A. TUJUAN EKSPERIMEN
Setelah melakukan eksperimen, praktikan diharapkan dapat
1. Memahami fungsi dari input, select, strobe dan output pada multiplekser
2. memahami sifat-sifat dan cara kerja rangkaian multiplekser data 2 ke 1.
3. memahami sifat-sifat dan cara kerja rangkaian multiplekser data 4 ke 1.

B. DASAR TEORI
Selain decoder ada sejenis komponen digital yang memegang peranan
penting dalam elektronika digital adalah multiplekser. Secara simbolik kerja suatu
multiplekser adalah seperti pada gambar 5.1.

Gabar 5.1. Saklar putar sebagai analogi terhadap multiplekser.
Pada Gambar ini suatu kontak geser suatu saklar putar secara bergiliran
menghubungkan masukan-masukan data satu persatu dengan keluaran. Saklar putar macam
ini tidak dapat dikendalikan dengan tegangan-tegangan digital.
Fungsi saklar putar seperti di atas dapat dilakukan oleh multiplekser dengan
menggunakan pintu-pintu logika seperti pada gambar 5.2.
MULTIPLEKSER
PRAKTIKUM
5
Eksp Eldig_Prak 5 2013
5-2


Gambar 5.2. Multiplekser 2 ke 1 menggunakan pintu NAND.


Gambar 5.3. Multiplekser 4 ke 1 menggunakan pintu NAND.
Jika kendali A = L = O maka pintu NAND 1 akan terbuka dan pintu NAND 2 akan
menutup (keluaran terkunci H), sehingga data 0 akan terhubung dengan keluaran. Jika
kendali A = H = 1 maka data 1 akan terhubung dengan keluaran.
Gambar 5.3 melukiskan multiplekser 4-ke-1. Kalau masukan kendali AB = LL =
00B, maka data 0 akan berhubungan dengan keluaran. Jika AB = LH = 01B, maka
keluaran akan berhubungan dengan data 1, dan demikian seterusnya.
Eksp Eldig_Prak 5 2013
5-3

Dalam khasanah IC TTL standard ada beberapa IC multiplekser seperti 74153
yaitu multiplekser data 4-ke-1, dan 74253 multiplekser 8-ke-1 (dual).
C. ALAT DAN BAHAN
1. Protoboard : 1 buah
2. IC 7400 : 1 buah
3. IC 7490 : 1 buah
4. IC 74153 : 1 buah
5. LED : 1 buah
6. Resistor 330 : 1 buah
7. Catu daya 5 Vdc : 1 unit
8. Kabel penghubung. : secukupnya
9. Osiloskop : 1 unit
10. Audio Generator (AFG) : 1 unit

D. PROSEDUR EKSPERIMEN
Multiplekser 2 ke 1 menggunakan NAND gate.
1. Rakit rangkaian multiplekser data 2 ke 1 menggunakan NAND gate (gambar 5.2)
2. Gunakan Data Input berupa D0 dan D1 menggunakan logika L dan H.
3. Select Input A berupa logika L.
4. Amati Data Input dan Output.
5. Cantumkan data eksperimen ke dalam table pengamatan
6. Ulangi langkah 3 5 untuk Select Input A berupa logika H.

Multiplekser 4 ke 1 menggunakan IC 74153.
1. Rakit rangkaian multiplekser data 4 ke 1 menggunakan IC 74153.
2. Rakit rangkaian decade counter dengan menggunakan IC 7490, dan atur sinyal dari
AFG (sinusoidal, 1 kHz, 2 Vpp)
3. Hubungkan keluaran 7490 ke masukan 74153.
(QA C0; QB C1; QC C2; QD C3)
4. Hubungkan ke catudaya setelah dicek dan dinyatakan benar.
5. Atur Strobe pada kondisi Low.
6. Atur select A dan B berupa logika LL.
7. Hubungkan CH1 Osiloskop ke bagian input C0 dan CH2 Osiloskop dengan output Y
8. Perhatikan bentuk sinyal pada kedua CH osiloskop
Eksp Eldig_Prak 5 2013
5-4

9. Ulangi langkah 7 8 untuk CH1 osiloskop terhubung dengan bagian input C1, input C2
dan input C3.
10. Gambar bentuk sinyal pada osiloskop, jika telah ditemukan kesamaan antara kedua
CH pada osiloskop.
11. Ulangi langkah 6 10 untuk kondisi select A dan select B berupa LH, HL dan HH.
12. Ulangi langkah 5 11 untuk kondisi strobe berlogika High.

E. LAPORAN
Yang perlu dicantumkan dalam laporan meliputi:
1. Tabel pengamatan.
2. Cara kerja rangkaian multiplekser 2 ke 1 dan multiplekser 4 ke 1.
3. Tabel kebenaran
4.
Eksp Eldig_Prak 5 2013
5-5

F. DATA PENGAMATAN
EKSPERIMEN : MULTIPLEKSER
NAMA : ......................
NIM : ......................
TANGGAL : ......................
TEMAN KERJA : 1. . NIM
2. . NIM
3. . NIM

LAPORAN SEMENTARA
1. Multiplekser Data 2 ke 1.
No
Select Input Data Input Data Output
A Data 0 Data 1 Q1 Q2 Q3
1
L L L

2
L L H

3
L H L

4
L H H

5
H L L

6
H H L

7
H L H

8
H H H


Eksp Eldig_Prak 5 2013
5-6

2. Multiplekser Data 4 ke 1.
No
Select Input Data Input Strobe
G
Output
Y B A C0 C1 C2 C3
1 L L X X X X L
2 L H X X X X L
3 H L X X X X L
4 H H X X X X L
5 L L X X X X H
6 L H X X X X H
7 H L X X X X H
8 H H X X X X H

Mengetahui Semarang, 2013
Dosen / Asisten Praktikan


__________________________ __________________________
NIP. NIM.