Bab III. Desain R. Logika

27
BAB III
DESAIN RANGKAIAN LOGIKA
Di bab lalu aljabar Boolean digunakan untuk menjelaskan rangkaian logika
dan menerapkannya ke rangkaian yang sederhana. Pada bab ini, akan dijelaskan
prosedur dasar yang digunakan untuk merancang rangkaian logika, apabila
rangkaian yang diinginkan diberikan. Rangkaian yang diinginkan bisa dalam bentuk
tabel kebenaran (truth table) keluaran dari semua kemungkinan kombinasi semua
masukannya, atau sebagai suatu pernyataan yang menjelaskan operasi rangkaian.
Pada bab ini hanya menekankan pada jaringan logika kombinatorial, yaitu jaringan
yang hanya berisi gerbang-gerbang logika, dan tidak berisi rangkain memory. Pada
jaringan kombinatorial, keluarannya hanya tergantung pada keadaan masukannya.
Setiap persamaan logika yang akan diimplementasikan dalam rangkaian
logika perlu diuji dahulu dalam bentuk minimumnya. Minimalisasi rangkaian logika
diperlukan agar diperoleh rangkaian dengan logika yang sama, namun dengan
jumlah gerbang yang paling sedikit. Pada bab ini juga akan disajikan meode
pengujian bentuk minimum dari persamaan logika, maupun prosedur minimalisasi
rangkaian logika dengan menggunakan peta Karnaugh (K map).
3.1 Ekspresi Hasil Penjumlahan dari Hasil Perkalian (Sum of Product/SOP)
dan Hasil Perkalian dari Hasil Penjumlahan (Product of Sum/POS)
Dua bentuk umum ekspresi logika adalah :
3.1.1 Ekspresi Hasil Penjumlahan dari hasil Perkalian (Sum of Product / SOP) :
1.
ABC ABC
2.
AB ABC C D D
3. AB CD EF GK HL
3.1.2 Ekspresi Hasil Perkalian dari hasil Penjumlahan (Product of Sum / POS) :
1.
( A B C).(A B C)
2.
( A B).(A B C).(C D).( D)
3. ( A B).(C D).(E F).(G K ).(H L)

3.2 Penurunan Ekspresi dari Tabel Kebenaran Untuk Solusi SOP :
Prosedur untuk memperoleh ekspresi keluaran dari tabel kebenaran dalam
bentuk SOP adalah :
28
a. Tulislah dalam bagian AND untuk setiap keluaran yang berlogika 1 pada tabel
kebenaran. Variabel masukan yang bernilai 0 ditulis inversi (NOT), sebaliknya
yang bernilai 1 ditulis normal (tidak inversi / NOT).
b. Semua bagian AND lalu di OR kan menjadi satu untuk memperoleh ekspresi
keluaran akhir.
Contoh 3.1 : Rancanglah rangkaian logika dengan dua masukan, yang keluarannya
ditunjukkan pada tabel dibawah !
Tabel 3.1 Tabel Kebenaran untuk Contoh 3.1
Input
Output
Penyelesaian : dari tabel tersebut ditunjukkan bahwa keluarannya

berlogika 1, hanya apabila masukannya A = 1 dan B = 0, sehingga
keluarannya mempunyai persamaan X A B
B
X AB
Gambar 3.1 Rangkaian Logika Bentuk SOP untuk Contoh 3.1
Contoh 3.2 : Rancanglah rangkaian logika dengan tiga masukan, yang keluarannya
akan tinggi apabila mayoritas masukannya tinggi !
Penyelesaian :
Input
Output
29
A BC
ABC
ABC
ABC
X=
ABC + A BC + ABC +
m1
m2
m3
ABC
Cara penulisan I
m4
X(A, B, C) = m (3, 5, 6, 7)
m = minterm
Cara penulisan II
Dengan cara penyederhanaan diperoleh :

X=
AB(C C) AC( B B) BC( A A ) =
AB AC BC
Rangkaian logika untuk persamaan dalam bentuk SOP tersebut adalah :

A
B
X = AB + AC + BC
B
C
Gambar 3.2 Rangkaian Logika Bentuk SOP untuk Contoh 3.2
3.3 Penurunan Ekspresi dari Tabel Kebenaran Untuk Solusi POS :
Prosedur untuk memperoleh ekspresi keluaran dari tabel kebenaran dalam
bentuk POS adalah :
a. Tentukanlah ekspresi SOP untuk keluaran yang diinversikan ( X )
b. Sederhanakanlah ekspresi untuk X tersebut
30
c. Inversikan ekspresi (X) tersebut untuk mendapatkan keluaran X dan gunakan

teorema-teorema De-Morgan untuk menyederhanakannya menjadi bentuk POS.
Contoh 3.3 : Rancanglah rangkaian logika dengan tiga masukan, yang keluarannya
akan rendah apabila mayoritas masukannya rendah !
Penyelesaian :
A BC
A BC
ABC
A BC
Input
B
Output
X
X
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
0
1
0
1
1
1
A BC + A BC + ABC + A BC
1
1
1
0
1
0
0
0
= BA + A C BC
Untuk mendapatkan Keluaran X, maka ekspresi X diinversikan yaitu :

X = A B + AC BC =
B A . A C. B C
= (A B)( A C)(B C)
Cara penulisan I
M2
M = maksterm
M1
M3
22
X(A, B, C) = M (0, 1, 2,4)
Cara penulisan II
Rangkaian logika untuk persamaan dalam bentuk POS tersebut adalah :

A
B
A
C
B
C
X = (A + B) (A+C) (B + C)
31
Gambar 3.3 Rangkaian Logika dalam POS untuk Contoh 3.3

3.4 Rangkaian Logika dengan Keluaran Banyak
Kadangkala
suatu
persoalan
dalam
mendesain
rangkaian
logika
membutuhkan lebih dari satu keluaran untuk masukan yang sama. Untuk itu
keluaran-keluaran tersebut diperlakukan secara terpisah. Apabila ekspresi keluaran
akhir diperoleh, dan terdapat beberapa bagian yang sama maka dapat
disederhanakan dan dijadikan satu.
Contoh 3.4 : Desainlah rangkaian logika yang mempunyai masukan A, B dan C
dan keluarannya adalah : X = AB + BC
dan
Y = ABC + AB
B
X AB BC
A
Y ABC AB
C
A
B
Gambar 3.4 Gambar Rangkaian Logika Contoh 3.4
3.5 Peta Karnaugh (Karnaugh Map / K' Map)
Seperti halnya tabel kebenaran, K' map juga memberikan keluaran untuk
setiap kombinasi nilai masukannya, tetapi bentuknya berbeda. Gambar 3.5
manunjukkan tiga contoh K' map untuk dua, tiga dan empat variabel. Kotak-kotak
K' map ditandai dengan nomor urut yang hanya berbeda satu dari kotak
sebelahnya, baik horizontal maupun vertikal. Ekspresi SOP untuk keluaran X
diperoleh dengan meng-OR-kan pada kotak-kotak K' map yang bernilai 1.
32
A. B
X A B AB
A. B
(a) Dua Variabel Masukan
A B C
A B C
A B C
AB
AB
AB
AB
AB C
X A BC A BC ABC ABC
i Tiga Variabel Masukan (Vertikal)
BC
BC
BC
BC
X A BC A BC ABC ABC
ii Tiga Variabel Masukan (Horisontal)
33
(b) Tiga Variabel
AB
AB
AB
CD CD CD CD
AB 0
1
0
0
AB C D
AB C D
X = AB C D + AB C D +
AB C D + AB C D
AB C D
AB C D
(c) Empat Variabel Masukan

Gambar 3.4 Contoh K' map : (a) Dua, (b) Tiga, dan (c) Empat Variabel Masukan
Ekspresi keluaran X dapat disederhanakan dengan menggabungkan
(looping) kotak-kotak dalam Kmap yang berlogika 1 berdekatan. Penggabungan
logika 1 tersebut adalah 2, 4 atau 8 kotak. Gambar 3.5 adalah contoh-contoh
looping 2, 4 dan 8 kotak yang berlogika 1.
C
AB
AB
AB
AB
AB
AB
AB
AB
X BC
AB
AB
AB
AB
X AB
X BC
34
X A BC A BD
CD
CD
CD
CD
AB
AB
AB
AB
(a) Kalang (Looping) 2 Kotak
AB
AB
AB
AB
AB
AB
AB
AB
X=B
AB
AB
AB
AB
XC
XB
AB
AB
AB
1AB
AB
1
AB
XC
AB
AB
C
CD
CD
CD
00
CD
0
0
0
1
0
X AB
AB
CD
CD
CD
CD
CD35
CD
CD
CD
AB
AB
AB
AB
AB
AB
AB
X BD
X AD
CD
CD
CD
CD
AB
AB
AB
AB
CD
CD
CD
CD
X CD
X BD
(b) Kalang (Looping) 4 Kotak

CD
CD
CD
CD
AB
AB
AB
AB
AB
AB
AB
AB
XB
XC
CD
CD
CD
CD
AB
AB
AB
AB
CD
CD
CD
AB
1 36
AB
AB
AB
CD
XD
XB
(c) Kalang (Looping) 8 Kotak

Gambar 3.5 Contoh-contoh Looping 2, 4 dan 8 Kotak
Gambar 3.6 berikut menunjukkan contoh-contoh penyederhanaan ekspresi Boolean
dalam bentuk hasil penjumlahan dari hasil perkalian (SOP).
CD
CD
CD
CD
AB
AB
AB
AB
CD
CD
CD
CD
AB
AB
AB
AB
X A BC D ACD BD
X AB BC ACD
CD
CD
CD
CD
AB
AB
AB
AB
CD
CD
CD
AB
1 37
AB
AB
CD
X A B AC BD ABCD
X B ACD ACD
AB
1. X ACD ABC A BC ACD

CD
CD
CD
CD
AB
AB
AB
AB
2.
X ABD BCD BCD A BD
3.
X BCD ABC A CD ACD
Gambar 3.6 Contoh-contoh Penyederhanaan Peta Karnaugh

3.6 Kondisi Diabaikan (Dont Care Condition)
Tabel kebenaran dari rangkaian logika, selalu memberikan kaluaran logika1
atau 0 untuk semua kombinasi masukannya. Tetapi ada pula rangkaian logika yang
kombinasi masukannya tidak pernah terjadi. Untuk rangkaian logika yang
masukannya tidak pernah ada, maka nilai keluarannya tidak dinyatakan dalam
logika 1 atau 0, melainkan diberi tanda X atau d (dont care), yang berarti keadaan
dibaikan.
Contohnya rangkaian logika untuk kode BCD (Binary Coded Decimal),
yang masukannya hanya mempunyai 10 kombinasi, yaitu 0 (0000) sampai 9 (1001).
Sehingga 6 masukan lainnya tidak pernah ada, yaitu 11 (1011) sampai 15 (1111).
Tabel 3.4 di bawah menunjukkan pendeteksi bilangan prima dengan masukan kode
BCD.
Tabel 3.4 Tabel Kebenaran untuk Detektor Bilangan Prima
Input
Output
38
3.7 Permasalahan
3.7.1 Sederhanakan persamaan logika berikut menggunakan aljabar Boolean dan
gambarkanlah rangkaian logikanya :
a.
X AC( ABD) ABCD A BC
b.
Y ( A B)(A B D)D
c.
Z A BC ABD CD
d.
M A BC ABC ABC A BC A BC
e.
N ( B C)(B C) A B C
f.
P (C D) ACD A BC A BCD ACD
g.
X ABC BCD A BD ACD
h.
Z ( A B CD E BCD
i.
Y RST RS(T V)
j.
W AC( ABD) ABC D A BC
k. P ( W, X, Y, Z) m(0, 1, 4, 5, 10, 11, 14, 15)

l. R (A, B, C, D) M (0, 2, 4, 10, 12, 14)
m. Q(K , L, M, N) m(1, 5, 9, 12, 14, 15)
n. S(X 1 , X 2 , X 3 , X 4 ) M ( 2, 3, 7, 9, 15)
3.7.2 Sederhanakanlah persamaan keluaran rangkaian logika berikut :
39
A
B
C
Gambar 3.5 Untuk permasalahan 3.7.2

3.7.3 Desainlah rangkaian logika dalam SOP dan POS dari tabel kebenaran berikut:
Tabel 3.5 Tabel Kebenaran Untuk Permasalahan 3.7.3
Input
Output
X1
X0
Y1
Y0
3.7.4 Tentukanlah bentuk minimum dari Peta Karnaugh pada gambar berikut :
40
AB
AB
AB
AB
(a)
CD
CD
CD
CD
AB
AB
AB
AB
CD
CD
CD
CD
AB
AB
AB
AB
1
(b)
(c)
Gambar 3.6 Untuk permasalahan 3.7.3
3.7.4 Desainlah rangkaian logika Pengali (Multiplier) dua bilangan biner 2 bit X1
X2 dan Y1 Y2 yang menghasilkan keluaran Z3 Z2 Z1 Z0
X1
Input
X0
Y1
Y0
Z3
Rangkaian
Pengali
Z2
Z1
Output
Z0
3.7.5 Desainlah rangkaian logika Pembanding (Comparator) dua bilangan biner 2

bit X1 X2 dan Y1 Y2 yang menghasilkan keluaran Z3 Z2 Z1 Z0 !
Input
X1
X0
Y1
Rangkaian
Pembanding
(X > Y)
(X = Y)
Output
41
Y0
(X < Y)

Bab III. Desain R. Logika

Diunggah oleh

Informasi Dokumen

Hak Cipta

Format Tersedia

Bagikan dokumen Ini

Bagikan atau Tanam Dokumen

Opsi Berbagi

Apakah menurut Anda dokumen ini bermanfaat?

Apakah konten ini tidak pantas?

Hak Cipta:

Format Tersedia

Bab III. Desain R. Logika

Diunggah oleh

Hak Cipta:

Format Tersedia

27

( A B).(A B C).(C D).( D)

3. ( A B).(C D).(E F).(G K ).(H L)

Penyelesaian : dari tabel tersebut ditunjukkan bahwa keluarannya

Gambar 3.1 Rangkaian Logika Bentuk SOP untuk Contoh 3.1

Dengan cara penyederhanaan diperoleh :

AB(C C) AC( B B) BC( A A ) =

Rangkaian logika untuk persamaan dalam bentuk SOP tersebut adalah :

c. Inversikan ekspresi (X) tersebut untuk mendapatkan keluaran X dan gunakan

Untuk mendapatkan Keluaran X, maka ekspresi X diinversikan yaitu :

X(A, B, C) = M (0, 1, 2,4)

Rangkaian logika untuk persamaan dalam bentuk POS tersebut adalah :

Gambar 3.3 Rangkaian Logika dalam POS untuk Contoh 3.3

i Tiga Variabel Masukan (Vertikal)

ii Tiga Variabel Masukan (Horisontal)

(b) Tiga Variabel

(c) Empat Variabel Masukan

(a) Kalang (Looping) 2 Kotak

(b) Kalang (Looping) 4 Kotak

(c) Kalang (Looping) 8 Kotak

1. X ACD ABC A BC ACD

X ABD BCD BCD A BD

X BCD ABC A CD ACD

Gambar 3.6 Contoh-contoh Penyederhanaan Peta Karnaugh

X AC( ABD) ABCD A BC

P (C D) ACD A BC A BCD ACD

X ABC BCD A BD ACD

W AC( ABD) ABC D A BC

k. P ( W, X, Y, Z) m(0, 1, 4, 5, 10, 11, 14, 15)

Gambar 3.5 Untuk permasalahan 3.7.2

3.7.5 Desainlah rangkaian logika Pembanding (Comparator) dua bilangan biner 2

Anda mungkin juga menyukai