Teknik Digital

Nama : Tio Adistiyawan
Kelas : X – TKJ A
No Absent : 29

T Adistiyawan
Sabtu 14­05­2011 Half Subtractor
Half Adder
Job ke­7

Pendahuluan  : Half Adder merupakan rangkaian gerbang logika yang memiliki 2 input 
dan 2 output yang disebut sum dan carry. 
Tujuan : Agar siswa dapat memperaktikan Half Adder sesuai dengan teori.
Alat dan Bahan : ◘ Trainer
◘ IC 7486
◘ IC 7408
◘ Kabel Jumpper
Gambar Kerja :

Tabel Kebenaran :

A B S C
0 0 0 0
0 1 0 1
1 0 0 1
1 1 1 0

Kesimpulan : Jadi dengan mempelajari dan mempraktikan Half Adder kita 
memperlukan kesabaaran dan ketelian jika tidak hasil yang akan kita 
dapat tidak akan sama dengan teori.

T Adistiyawan
Sabtu 14­05­2011 Nilai:
Full Adder
Job ke­8 Paraf:

Pendahuluan  : Full Adder merupakan rangkaian gerbang logika yang memiliki 3  input 

dan 2  output yang disebut sum dan carry. 
Tujuan : Agar siswa dapat memperaktikan dan memahami konsep Full Adder 
sesuai dengan teori.
Alat dan Bahan : ◘ Trainer
◘ IC 7486
◘ IC 7408
◘ IC 7432
◘ Kabel Jumpper
Gambar Kerja :

A B Ci S Co
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1

Kesimpulan : Jadi dengan mempelajari dan mempraktikan Full Adder kita memperlukan 
kesabaaran dan ketelian jika tidak hasil yang akan kita dapat tidak akan sama 
dengan teori.

T Adistiyawan
Sabtu 14­05­2011 Nilai:
Half Subtractor
Job ke­9 Paraf:

Pendahuluan  : Half Subtractor merupakan rangkaian gerbang logika yang memiliki 2 
input dan 2 output yang disebut remain dan borrowout. 
Tujuan : Agar siswa dapat memperaktikan Half Subtractor sesuai dengan teori.
Alat dan Bahan : ◘ Trainer
◘ IC 7486
◘ IC 7408
◘ IC 7404
◘ Kabel Jumpper
Gambar Kerja :

Tabel Kebenaran  :

A Bi R Bo
0 0 0 0
0 1 1 1
1 0 1 0
1 1 0 0

Kesimpulan : Jadi dengan mempelajari dan mempraktikan Half Subtractor kita 
memperlukan kesabaaran dan ketelian jika tidak, hasil yang akan kita dapat 
tidak akan sama dengan teori.

T Adistiyawan
Sabtu 14­05­2011 Nilai:
Full Subtractor
Job ke­10 Paraf:

Pendahuluan  : Full Subtractor merupakan rangkaian gerbang logika yang memiliki 3 
input dan 2 output yang disebut remain dan borrowout. 
Tujuan : Agar siswa dapat memperaktikan Full Subtractor sesuai dengan teori.
Alat dan Bahan : ◘ Trainer
◘ IC 7486
◘ IC 7408
◘ IC 7404
◘ IC 7432
◘ Kabel Jumpper
Gambar Kerja :

Tabel Kebenaran :

A Bi C R Bo
0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 0 1
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1

Kesimpulan : Jadi dengan mempelajari dan mempraktikan Full Subtractor kita 
memperlukan kesabaaran dan ketelian jika tidak, hasil yang akan kita dapat 
tidak akan sama dengan teori.

T Adistiyawan
Sabtu 14­05­2011 Nilai:
SR Filp­flop
Job ke­11 Paraf:

Pendahuluan  : SR Flip­flop merupakan kumuplan IC yang memiliki 2 input 1 clock 
dan 2 output.
Tujuan : Agar siswa dapat memperaktikan SR Flip­flop sesuai dengan teori.
Alat dan Bahan : ◘ Trainer
◘ IC 7400
◘ Kabel Jumpper
Gambar Kerja :

Q'
Tabel Kebenaran :

C S R Q Q’
1 0 0 Tidak Berubah
1 0 1 0 1
1 1 0 1 0
1 1 1 Tidak TerDefinisi

Kesimpulan : Jadi dengan mempelajari dan mempraktikan SR Flip­flop kita memperlukan 
kesabaaran dan ketelian jika tidak, hasil yang akan kita dapat tidak akan sama 
dengan teori.

T Adistiyawan
Sabtu 14­05­2011 Nilai:
D Filp­flop
Job ke­12 Paraf:

Pendahuluan  : D F­f merupakan  IC yang memiliki 1 clock, input data dan 2 output.
Tujuan : Agar siswa dapat memperaktikan D Flip­flop sesuai dengan teori.
Alat dan Bahan : ◘ Trainer
◘ IC 7475, 7474
◘ Kabel Jumpper
Gambar Kerja :

Q'
Tabel Kebenaran :

D C Q Q’
0 0 Tidak Berubah
0 1 0 1
1 0 1 0
1 1 Tidak TerDefinisi

Kesimpulan : Jadi dengan mempelajari dan mempraktikan D Flip­flop kita memperlukan 
kesabaaran dan ketelian jika tidak, hasil yang akan kita dapat tidak akan sama 
dengan teori.

T Adistiyawan
Sabtu 14­05­2011 Nilai:
JK Filp­flop
Job ke­13 Paraf:

Pendahuluan  : JK F­f merupakan IC yang kakinya hampir mirip dengan SR F­F.
Tujuan : Agar siswa dapat memperaktikan JK Flip­flop sesuai dengan teori.
Alat dan Bahan : ◘ Trainer
◘ IC 7476
◘ Kabel Jumpper
Gambar Kerja :

Tabel Kebenaran :

D C Q Q’
0 0 Tidak Berubah
0 1 0 1
1 0 1 0
1 1 Tidak TerDefinisi

Kesimpulan : Jadi dengan mempelajari dan mempraktikan JK Flip­flop kita memperlukan 
kesabaaran dan ketelian jika tidak, hasil yang akan kita dapat tidak akan sama 
dengan teori.

T Adistiyawan
Sabtu 14­05­2011 Nilai:
Register
Job ke­14 Paraf:

Pendahuluan  : Register merupakan kumpulan IC D maupun JK yang dihasilkan
berbentuk sipo, siso, piso, pipo.
Tujuan : Agar siswa dapat memperaktikan D Flip­flop sesuai dengan teori.
Alat dan Bahan : ◘ Trainer
◘ IC 7476
◘ Kabel Jumpper
Gambar Kerja :

SISO
SIPO

Tabel Kebenaran :

D C Q Q’
0 0 Tidak Berubah
0 1 0 1
1 0 1 0
1 1 Tidak TerDefinisi

Kesimpulan : Jadi dengan mempelajari dan mempraktikan register kita memperlukan 
kesabaaran dan ketelian jika tidak, hasil yang akan kita dapat tidak akan sama 
dengan teori.

T Adistiyawan
Sabtu 14­05­2011 Nilai:
Decoder
Job ke­15 Paraf:

Pendahuluan  : Decoder merupakan kumpulan IC D maupun JK yang dihasilkan  untuk 

mengembalikan sinyal encoder. Decoder juga merupakan evolusi dari counter
Tujuan : Agar siswa dapat memperaktikan D Flip­flop sesuai dengan teori.
Alat dan Bahan : ◘ Trainer
◘ IC 7476
◘ Kabel Jumpper
Gambar Kerja :

Decoder Up

Decoder Down

Kesimpulan : Jadi dengan mempelajari dan mempraktikan Decoder kita memperlukan 
kesabaaran dan ketelian jika tidak, hasil yang akan kita dapat tidak akan sama 
dengan teori.

T Adistiyawan
Sabtu 14­05­2011 Nilai:
Counter
Job ke­16 Paraf:

Pendahuluan  :  Counter merupakan rangkaian flip­flop yang dihubungkan secara seri 
dengan output flip­flop menjadi input berikutnya. Ada 2 macam counter, yaitu 
counter up dan counter dowm. 
Tujuan : Agar siswa dapat memperaktikan D Flip­flop sesuai dengan teori.
Alat dan Bahan : ◘ Trainer
◘ IC 7476
◘ Kabel Jumpper
Gambar Kerja :

Counter Up

Counter Down

Kesimpulan : Jadi dengan mempelajari dan mempraktikan Counter kita memperlukan 
kesabaaran dan ketelian jika tidak, hasil yang akan kita dapat tidak akan sama 
dengan teori.

T Adistiyawan