Tujuan
Proyek akhir dengan judul implementasi rangkaian counter pada jam digital
bertujuan untuk mengaplikasikan rangkaian rangakaian digital (timer,BCD to
Seven Segment , counter) ke dalam bentuk jam digital.
II.
Dasar Teori
Clock Pulse
2. Regulator 5V
Rangkaian regulator sederhana ini akan menghasilkan tegangan
output stabil 5 Volt dengan syarat tegangan input yang diberikan
minimal 7-8 Volt (lebih besar dari tegangan output) sedangkan batas
maksimal tegangan input yang diperbolehkan dapat dilihat pada
datasheet IC 7805 karena jika tidak maka tegangan output yang
dihasilkan tidak akan stabil atau kurang dari 5 Volt.
3.
3.
Gambar 4 : IC 7447
Dekoder BCD ke seven segment mempunyai masukan berupa bilangan
BCD 4-bit (masukan A, B, C dan D). Bilanga BCD ini dikodekan sehingga
membentuk kode tujuh segmen yang akan menyalakan ruas-ruas yang
sesuai pada seven segment. Masukan BCD diaktifkan oleh logika 1,
dan keluaran dari dekoder 7447 adalah aktif low. Tiga masukan ekstra
juga ditunjukkan pada konfigurasi pin IC 7447 yaitu masukan (lamp
test), masukan (blanking input/ripple blanking output), dan (ripple
blanking input).
Berikut adalah Tabel kebenaran dari IC 74LS47 :
III.
Blok
Diagram
Sistem
Kerja
Rangkaian
INPUT
IV.
COUNTER
6 buah
2. IC 7490
6 buah
3. IC 7805
1 buah
4. NE 555
1 buah
5. Resistor 330
6. Resistor 10k
44
buah
2 buah
7. Resistor 15k
1 buah
8. Resistor
220k
9. Capasitor
100u
10.Capasitor
0.33u
11.Capasitor
0.1u
12.Capasitor
10n
13.LED
1 buah
14.7-Segment
6 buah
15.Diode N4148
2 buah
1 buah
1 buah
1 buah
1 buah
4 buah
DECODER
OUTPUT
ANALISA
Rangkaian Power Supply
Pada rangkaian jam digital ini digunakan supply dari adaptor 12V/1A. Karena pada
rangkaian ini sebagian komponennya menggunakan IC TTL maka dibutuhkan input
tegangan VCC sebesar 5V, apabila tegangan input melebihi 5V IC akan rusak.
Maka dari itu diperlukan regulator untuk merubah tegangan input 12V menjadi 5V
dengan menggunkan IC 7805 dan 2 buah kapasitor 0,1uF dan 0,33uF. Adapun
dalam rangkaian power supply ini masih terdapat kelemahan sehingga ketika daya
masuk kedalam rangkaian IC7805 mengalami kenaikan suhu sehingga
menyebabkan rangkaian tidak dapat bertahan lama. Analisa sementara
disebabkan arus dari adaptor melebihi kapasitas dari arus yang semestinya
diterima oleh IC 7805.
Rangkaian Detik
Detik terdiri dari satuan 0-9 dan puluhan 0-5. Pada saat puluhan di posisi 5 dan
satuan di posisi 9 yang berarti detik ke 59, maka rangkaian detik ini akan mereset menjadi 0-0 dan akan menambah 1 pada satuan menit. Untuk memperoleh
tampilan 0-9 pada satuan detik, maka IC 1 (7490) diset sebagai pembagi 10.
Master reset dihubungkan dengan QB dan QD karena pada prinsipnya kita mereset angka 10 sehingga angka tersebut tidak muncul. Sementara angka 10 dalam
biner adalah 1010 dimana digit paling kiri adalah MSB. Di dalam me-reset kita
menghubungkan digit yang bernilai 1 yang terdapat dalam biner dengan master
reset (RO1 dan RO2) maka dalam me-reset angka 10 kita menghubungkan QB
dengan RO1 dan QD dengan RO2 atau sebaliknya. CLKA dihubungkan dengan
langsung dengan pembangkit clock yang menggunakan IC NE 555 dan CLKB
dihubungkan dengan QA karena pada dasarnya IC counter terdiri dari beberapa
flip-flop yang saling berhubungan. Untuk mengeset nilai puluhan, kita mereset
angka 6 dalam hal ini adalah QD dihubungkan ke CLKA pada IC2(rangkaian detik
bagian puluhan) sementara itu CLKB dihubungkan dengan QA pada IC2 RO1
dihubungkan ke QB dan RO2 dihubungkan ke QC untuk mereset kaeluaran jika
output sudah bernilai 0110 (biner dari 6).
Rangkaian Menit
Prinsip dari rangkaian menit sama dengan rangkaian detik yaitu terdiri dari satuan
0-9 dan puluhan 0-5. Pada saat puluhan di posisi 5 dan satuan di posisi 9 yang
berarti menit ke 59, maka rangkaian menit akan me-reset menjadi 0-0 dan akan
menambah 1 pada rangkaian jam. Untuk memperoleh tampilan 0-9 pada satuan
menit, maka IC 3 (7490) diset sebagai pembagi 10. Master reset dihubungkan
dengan QB dan QD karena pada prinsipnya kita me-reset angka 10 sehingga tidak
tidak ditampilkan. . Di dalam me-reset kita menghubungkan digit yang bernilai 1
yang terdapat dalam biner dengan master reset (RO1 dan RO2) maka dalam mereset angka 10 kita menghubungkan QB dengan RO1 dan QD dengan RO2 atau
sebaliknya. CLKA dihubungkan dengan dengan QC dan CLKB dihubungkan dengan
QA pada dari IC 4 (7490).
Rangkaian Jam
untuk rangkaian jam pada dasarnya mempunyai prinsip kerja yang sama dengan
rangkaian menit dan detik hanya saja pada rangkaian jam dibatasi hanya counter
24 dimana sehingga untuk membatasai counter ditambahkan IC 7408 dimana
ketika IC5 (7490) sudah mencapai angka 4 akan memunculkan logika 1 dan IC6
(7490) yang telah menunjuk angka 2 juga mengeluarkan logika 1. Outputan dari
kedua IC ini dimasukkan kedalam gerbang logika (gerbang AND) yang terdapat
dalam IC7408 untuk kemudian outputan dari IC7408 di masukkan kedalam master
reset. Karena master reset bersifat aktif high ketika dapat logika 1 maka secara
otomatis akan me-reset IC.
Lampiran :
IC 555
IC 7408
Datasheet
7490
IC
Rangkaian Simulasi
VCC
U7
14
1
CKA
CKB
U14:A
1
2
3
6
7
3
2
7408
U1
Q0
Q1
Q2
Q3
12
9
8
11
R0(1)
R0(2)
R9(1)
R9(2)
7
1
2
6
4
5
3
A
B
C
D
BI/RBO
RBI
LT
QA
QB
QC
QD
QE
QF
QG
13
12
11
10
9
15
14
74LS47
R1
R2
330
R3
330
R4
330
R5
330
R6
330
R7
330
330
74LS90
U8
VCC
14
1
2
3
6
7
CKA
CKB
U2
Q0
Q1
Q2
Q3
12
9
8
11
R0(1)
R0(2)
R9(1)
R9(2)
7
1
2
6
4
5
3
A
B
C
D
BI/RBO
RBI
LT
QA
QB
QC
QD
QE
QF
QG
13
12
11
10
9
15
14
74LS47
R8
R9
330
R10
330
R11
330
R12
330
R13
330
R14
330
330
74LS90
U9
14
1
2
3
6
7
CKA
CKB
U3
Q0
Q1
Q2
Q3
12
9
8
11
R0(1)
R0(2)
R9(1)
R9(2)
7
1
2
6
4
5
3
A
B
C
D
BI/RBO
RBI
LT
QA
QB
QC
QD
QE
QF
QG
13
12
11
10
9
15
14
74LS47
R15
R16
330
R17
330
R18
330
R19
330
R20
330
R21
330
330
74LS90
U10
14
1
2
3
6
7
VCC
CKA
CKB
U4
Q0
Q1
Q2
Q3
12
9
8
11
R0(1)
R0(2)
R9(1)
R9(2)
7
1
2
6
4
5
3
U13
8
100u
VCC
Q
DC
C1
10n
2
3
6
7
R44
13k
R22
R23
330
R24
330
R25
330
R26
330
R27
330
R28
330
330
CKA
CKB
U5
Q0
Q1
Q2
Q3
12
9
8
11
R0(1)
R0(2)
R9(1)
R9(2)
7
1
2
6
4
5
3
A
B
C
D
BI/RBO
RBI
LT
QA
QB
QC
QD
QE
QF
QG
13
12
11
10
9
15
14
74LS47
R29
R30
330
R31
330
R32
330
R33
330
R34
330
R35
330
330
74LS90
TR
TH
U12
R43
14
1
220
555
2
3
6
7
CKA
CKB
R0(1)
R0(2)
R9(1)
R9(2)
U6
Q0
Q1
Q2
Q3
12
9
8
11
7
1
2
6
4
5
3
A
B
C
D
BI/RBO
RBI
LT
74LS47
74LS90
COUNTER
TIMER
13
12
11
10
9
15
14
CV
GND
QA
QB
QC
QD
QE
QF
QG
74LS47
U11
C2
A
B
C
D
BI/RBO
RBI
LT
74LS90
14
1
DECODER
QA
QB
QC
QD
QE
QF
QG
13
12
11
10
9
15
14
R36
R37
330
R38
330
R39
330
R40
330
R41
330
R42
330
330
Board Design
Layout Atas
Layout Bawah