TUGAS AKHIR MODUL 1

Nama : Mustika Fajarwati Muslikah

No. Peserta : 19031352310482
Kelas :B

Instructions

1. Seorang siswa merangkai beberapa gerbang yang dikombinasikan, yaitu 2 gerbang

AND, 2Gerbang OR, 1 gerbang NOT yang diletakkan diakhir rangkaian. Bantulah
siswa ini menggambarkan gabungan gerbang tersebut dan buatlah Tabel
Kebenarannya.
2. Rangkaian dibawah ini adalah register geser dengan 4 BIT, analisis rangkaian
tersebut dan bagaim ana prinsip kerja. Tuliskan kem ungkin an yang terjadi pada
table kebenaran 4 inputnya.

Jawaban
1. Seorang siswa merangkai beberapa gerbang yang dikombinasikan, yaitu 2
gerbang AND, 2 Gerbang OR, 1 gerbang NOT yang diletakkan diakhir
rangkaian. Gambar gerbang dan Tabel Kebenarannya adalah sebagai berikut :
a. Gambar Gerbang kombinasi :
b. Tabel Kebenaran :

A B C D E Y (LED) OUTPUT
0 0 0 0 0 1 Merah (Menyala)
0 0 0 0 1 0 Hitam (Mati)
0 0 0 1 0 1 Merah (Menyala)
0 0 1 0 0 1 Merah (Menyala)
0 1 0 0 0 1 Merah (Menyala)
1 0 0 0 0 1 Merah (Menyala)
0 0 0 1 1 0 Hitam (Mati)
0 0 1 1 0 0 Hitam (Mati)
0 1 1 0 0 1 Merah (Menyala)
1 1 0 0 0 0 Hitam (Mati)
0 0 1 1 1 0 Hitam (Mati)
0 1 1 1 0 0 Hitam (Mati)
1 1 1 0 0 0 Hitam (Mati)
0 1 1 1 1 0 Hitam (Mati)
1 0 1 1 1 0 Hitam (Mati)
1 1 0 1 1 0 Hitam (Mati)
1 1 1 0 1 0 Hitam (Mati)
1 1 0 0 1 0 Hitam (Mati)
1 0 0 1 1 0 Hitam (Mati)
0 1 0 1 1 0 Hitam (Mati)
0 1 1 0 1 0 Hitam (Mati)
1 0 1 0 1 0 Hitam (Mati)
1 1 0 1 0 0 Hitam (Mati)
0 1 0 1 0 1 Merah (Menyala)
0 1 0 0 1 0 Hitam (Mati)
1 0 1 1 0 0 Hitam (Mati)
0 1 0 1 0 1 Merah (Menyala)
1 0 0 0 1 0 Hitam (Mati)
1 1 1 0 1 0 Hitam (Mati)
1 0 0 1 0 1 Merah (Menyala)
1 1 1 1 0 0 Hitam (Mati)
1 1 1 1 1 0 Hitam (Mati)

2. Rangkaian dibawah ini adalah register geser dengan 4 BIT.

A n a l i s i s rangkaian, prinsip kerja dan kemungkinan yang terjadi pada tabel
keben aran 4 inputnya adalah sebagai berikut :
a. Hasil Analisis :
Rangkaian diatas merupakan register geser dengan 4 bit. Semua
jalan masuk clock dihubungkan sejajar. Data-data yang ada di A, B, C,
D dimasukkan ke flip-flop secara serempak secara pararel, apabila
dijalan masuk Data Load diberi logik 1.

b. Prinsip Kerja :
 Mula-mula jalan masuk Data Load = 0, maka semua pintu NAND
mengeluarkan 1, sehingga jalan masuk set semuanya 1 berarti bahwa
jalan masuk set tidak berpengaruh.
 Jika Data Load = 1, maka semua input paralel akan dilewatkan oleh
NAND. Misal jalan masuk A=1, maka pintu NAND 1 mengeluarkan 0
adapun pintu NAND 2 mengeluarkan 1. Dengan demikian flip-flop diset
sehingga menjadi Q=1. Karena flip-flop yang lainpun dihubungkan
dengan cara yang sama, maka mereka juga mengoper informasi pada saat
Data Load diberi logik1.
 Setelah informasi berada didalam register, Data Load diberi logik 0.
Informasi akan dapat dikeluarkan dari register dengan cara
memasukkan denyut lonceng pada clock, denyut-demi denyut keluar
deret/seri. Untuk keperluan ini jalan masuk D dihubungkan kepada
keluaran Q.

c. Tabel Kebenaran :

Clock A B C D QA QB QC QD
0 1 1 0 1 0 0 0 0
1 1 1 0 1 1 1 0 1
2 1 0 0 1 1 0 0 1
3 0 0 0 1 0 0 0 1