Sarah Safira Rifkayani

(1317030074)
TEKNIK DIGITAL
TELEKOMUNIKASI 2C RANGKAIAN SEQUENTIAL &
INTERFACE ANALOG

SARAH SAFIRA RIFKAYANI

TELEKOMUNIKASI 2C
POLITEKNIK NEGERI JAKARTA
1
 BAB 1

RANGKAIAN SEQUENTIAL

Rangkaian Sekuensial adalah rangkaian yang keadaan outputnya pada saat

tertentu ditentukan oleh keadaan input saat itu, dan tergantung pada keadaan input
dan output sebelumnya. Karakteristik rangkaian sekuensial yaitu :

a. Siklus umpan balik.

Output yang dihasilkan pada waktu ti diumpan balikkan sehingga

menjadi input internal saat itu juga, bersama-sama dengan input dari luar.
Hasil dari proses logika akan dikeluarkan sebagai output yang akan datang.

b. Penundaan waktu keluar data.

Adanya penundaan waktu keluar tersebut dimanfaatkan oleh disainer

untuk menjadikan rangkaian sekuensial sebagai rangkaian pengingat atau
penyimpan data.

c. State (Keadaaan)

Rangkaian yang mempunyai keluaran yang tidak hanya bergantung pada

masukan sekarang melainkan juga pada masukan yang sebelumnya (lalu).
Pada rangkaian sekuensial terdapat 3 keadaan yakni Present Input, Present
Output, dan Next Output.

1.1 Rangkaian Flip-Flop

Flipflop adalah rangkaian utama dalam logika sequensial. Counter,
Register, Memory, serta rangkaian sequensial lainnya disusun dengan
menggunakan flipflop sebagai komponen utama. Flipflop adalah rangkaian
yang mempunyai fungsi pengingat (memory). Artinya rangkaian ini mampu
melakukan penyimpanan data sesuai dengan kombinasi masukan yang
diberikan kepadanya, dan dengan dua output yang saling berlawanan.
Gambar 1.1 menunjukkan symbol flip-flop secara umum.

Gambar 1.1 Simbol Flip-Flop secara umum

Untuk Flip-Flop ada dua keadaan kerja yang mungkin : (1) Q = 0, Q’=1
: dan (2) Q = 1, Q’ = 0 . Flip-Flop mempunyai satu input atau lebih yang
digunakan untuk mengoperasikan Flip-Flop bolak-balik antara dua keadaan
tersebut. Sekali sebuah sinyal input mengoperasikan Flip-Flop menuju suatu
keadaan tertentu, Flip-Flop tersebut akan tetap berada pada keadaan itu
meskipun setelah sinyal inputnya terputus. Ini adalah karakteristik memori dari
rangkaian Flip-Flop.

1.1.1 NAND Gate Latch

Rangkaian dasar Flip-Flop dapat disusun dari dua buah NAND gate
atau NOR gate. Apabila disusun dari NAND gate, disebut dengan NAND
gate latch atau secara sederhana disebut latch, seperti ditunjukkan pada
gambar 1.2 (a). Dua buah NAND gate disilangkan antara output NAND
gate-1 dihubungkan dengan salah satu input NAND gate-2, dan
sebaliknya. Output gate (output latch) diberi nama Q dan Q’. Pada
kondisi normal kedua output tersebut saling berlawanan. Input latch
diberi nama SET dan RESET. Gambar 1.2 (b) menunjukkan symbol dari
NAND gate latch.
 Gambar
1.2 NAND Gate Latch

Tabel Kebenaran NAND Gate Latch :

Set Reset Keluaran Flip-Flop

1 1 Q (Tak Berubah)
0 1 Q = 1; Q’ = 0
1 0 Q = 0; Q’= 1
0 0 Tak Tentu

Ikhtisar dari NAND gate latch :

1. SET = 0, RESET = 1 selalu menghasilkan Q = 1, tanpa mempedulikan

keadaan output FF sebelumnya. Ini disebut mengeset atau setting Flip-
Flop pada keadaan 1 atau keadaan tinggi.

2. SET = 1, RESET = 0 selalu menghasilkan Q = 0, tanpa mempedulikan

keadaan output FF sebelumnya. Ini disebut mereset Flip-Flop pada
keadaan 0 atau keadaan rendah.

3. SET = 1, RESET = 1 tidak mempengaruhi keadaan Flip-Flop. Flip-

Flop tetap berada pada keadaan sebelumnya.

4. SET = 0 , RESET = 0 adalah keadaan tak menentu dan tidak

seharusnya digunakan.

1.1.2 NOR Gate Latch

Dua buah NOR gate yang saling disilangkan dikenal sebagai NOR gate
latch, dengan dua buah output Q dan Q’ yang saling berlawanan
 serta dua buah input SET dan RESET, seperti ditunjukkan pada
gambar 1.3 Jika logika 1 diberikan pada input S, maka kondisi ini
menyebabkan Flip-Flop di set ke 1 (Q=1). Jika logika 1 diberikan ke
input R, maka kondisi ini menyebabkan Flip-Flop di reset ke 0 (Q=0).

Gambar 1.3 NOR Gate Latch

Tabel Kebenaran NOR Gate Latch :

Set Reset Keluaran Flip-Flop

0 0 Q (Tak Berubah)
1 0 Q = 1; Q’ = 0
0 1 Q = 0; Q’= 1
1 1 Tak Tentu

Ikhtisar dari NOR gate latch :

1. SET = 1, RESET = 0 selalu menghasilkan Q = 1, tanpa mempedulikan

keadaan output Flip-Flop sebelumnya. Ini disebut mengeset atau setting
Flip-Flop pada keadaan 1 atau keadaan tinggi.

2. SET = 0, RESET = 1 selalu menghasilkan Q = 0, tanpa mempedulikan

keadaan output FF sebelumnya. Ini disebut mereset Flip-Flop pada
keadaan 0 atau keadaan rendah.

3. SET = 0, RESET = 0 tidak mempengaruhi keadaan Flip-Flop.

Flip-Flop tetap berada pada keadaan sebelumnya.

4. SET = 1 , RESET = 1 adalah keadaan tak menentu dan tidak

seharusnya digunakan.
 5. harga 1 pada SET atau RESET, yang digunakan untuk mengubah
keadaan Flip-Flop, dapat merupakan suatu tegangan DC atau pulsa
sesaat.

1.1.3 Pulsa Clock ( Sinyal Jam )

Hampir semua system digital beroperasi sebagai system-sistem
urutan sinkron atau synchronous sequential system. Yang dimaksud
adalah bahwa urutan operasi disinkronisasikan oleh suatu pulsa yang
disebut pulsa clock. Pulsa clock yaitu pulsa-pulsa periodik yang
biasanya berbentuk bujur sangkar (duty cycle 50%), seperti yang
ditunjukkan pada gambar 1.4. Operasi-operasi yang terjadi di dalam
system digital diusahakan terjadi pada waktu-waktu pulsa clock
bertransisi dari 0 ke 1 atau dari 1 ke 0. Waktu-waktu transisi ini
ditunjukkan pada gambar 1.4 Transisi 0-ke-1 disebut sisi naik (rising
edge) atau sisi menuju positip, transisi dari 1-ke-0 disebut sisi jatuh
(falling edge) atau sisi menuju negatip.

Gambar 1.4 Pulsa Clock (Sinyal Jam)

Pulsa clock ini digunakan pada Flip-Flop untuk mengubah keadaan-

keadaan pada salah satu sisi naik atau sisi turun dari pulsa clock.
Dengan kata lain pulsa clock Flip-Flop akan mengubah keadaan-
keadaan pada transisi clock yang sesuai dan akan diam/istirahat (rest)
antara pulsa-pulsa clock yang berurutan. Frekuensi dari pulsa-pulsa
clock biasanya ditentukan oleh berapa lama waktu yang dibutuhkan Flip-
Flop dan gate-gate di dalam rangkaian untuk memberikan respond
terhadap level perubahan-perubahan yang dikomando oleh pulsa clock.
1.1.4 Clocked SR Flip-Flop
Gambar 1.5 menunjukkan sebuah clocked SR flip-flop yang dikomando
oleh sisi menuju positip dari pulsa clock. Ini berarti bahwa FF akan
mengubah keadaan hanya apabila suatu sinyal diberikan kepada clock
inputnya (disingkat CLK atau C ) melakukan suatu transisi dari 0 ke 1.
Input-input S dan R mengontrol keadaan FF dengan cara yang sama seperti
yang diuraikan pada SR Flip-Flop dasar (tanpa clock), tetapi Flip-Flop
tersebut tidak akan memberikan respon kepada input-input ini sampai saat
terjadinya transisi sisi naik dari pulsa clock. Ini ditunjukkan oleh bentuk
gelombang pada gambar 1.6.

Gambar 1.5 Clocked SR Flip-Flop dengan pulsa clock aktif tinggi.

Tabel Kebenaran Clocked SR Flip-Flop :

Input Output
Comment
S R C Q Q’
0 0 ↑ Q Q’ No Change
0 1 ↑ 0 1 RESET
1 0 ↑ 1 0 SET
1 1 ↑ ? ? Invalid
 Gambar 1.6. Bentuk-bentuk Gelombang

Dari gambar 1.6 terlihat bahwa output Flip-Flop tidak terpengaruh oleh
sisi menuju negatip dari pulsa clock. Juga perhatikan bahwa level-level S
dan R tidak mempunyai pengaruh terhadap Flip-Flop kecuali pada saat
terjadi transisi menuju positip dari pulsa clock. Input-input S dan R pada
hakekatnya adalah input-input pengontrol, yang mengontrol ke keadaan
mana output Flip-Flop apabila terjadi pulsa clock. Clock input adalah
trigger input, yang sesungguhnya menyebabkan berubahnya keadaan
Flip-Flop sesuai dengan level dari input-input S dan R.

Gambar 1.7 menunjukkan symbol untuk sebuah Clocked SR FF yang

CLK inputnya mendapat trigger pada saat transisi menuju negatip.
Lingkaran kecil yang digambar pada CLK input menunjukkan bahwa FF
ini akan mendapa t trigger pada saat CLK berubah dari 1 ke 0.

Gambar 1.7 Clocked SR Flip-Flop dengan pulsa clock aktif rendah

 Rangkaian internal Clocked SR FF dalam kenyataannya sudah ada
dalam bentuk IC, rangkaiannya terdiri dari dua bagian yaitu :

1. NAND latch yang disusun oleh NAND-3 dan NAND-4

2. Rangkaian pulsa yang disusun oleh NAND-1 dan NAND-2

Gambar 1.8 Rangkaian Clocked SR Flip-Flop

1.1.5 Clocked JK Flop-Flop

Gambar 1.9 (a) menunjukkan sebuah clocked JK Flip-Flop yang
ditrigger oleh sisi menuju positip dari pulsa clock. Input-input J dan K
mengontrol keadaan Flip-Flop dengan cara yang sama seperti input-input
S dan R kecuali satu perbedaan utama : keadaan J = K = 1 tidak
menghasilkan suatu output yang tidak menentu. Untuk keadaan ini FF
akan selalu berada dalam keadaan yang berlawanan.

Gambar 1.9 Clocked JK Flip-Flop

Tabel Kebenaran Clocked JK Flip-Flop :

Input Output
Comment
S R C Q Q’
0 0 ↑ Q Q’ No Change
0 1 ↑ 0 1 RESET
1 0 ↑ 1 0 SET
1 1 ↑ Q’ Q Toggle

Bekerjanya Flip-Flop ini ditunjukkan oleh bentuk gelombang pada

gambar 7.11, yang dapat dianalisa sebagai berikut :

1. Mula-mula semua input adalah 0 dan output Q sama dengan 1.

2. Apabila terjadi sisi menuju positip dari pulsa clock pertama

berlangsung pada kondisi J=0 dan K=1, maka output Q=0

3. Pulsa clock kedua mendapatkan J=0 dan K=0 pada saat melakukan
transisi positipnya, ini menyebabkan output Q tetap pada kondisi
sebelumnya yaitu Q=0.

4. Pulsa clock ketiga mendapatkan J=1 dan K=0 pada saat melakukan
transisi positipnya, ini menyebabkan output Q=1.

5. Pulsa clock keempat mendapatkan J=1 dan K=1 pada saat

melakukan transisi positipnya, ini menyebabkan FF toggle sehingga
output Q berlawanan dari kondisi sebelumnya , yaitu menjadi Q=0.
 Gambar 1.10 Bentuk Gelombang

Dari bentuk gelombang ini hendaknya diperhatikan bahwa Flip-Flop

tidak terpengaruh oleh sisi menuju negatip dari pulsa clock. JK Flip-
Flop adalah jauh lebih baik dari pada SR Flip-Flop karena tidak
mempunyai keadaan kerja yang tidak menentu. Keadaan J=K=1, yang
menghasilkan operasi toggle, sangat banyak ditemukan pemakaiannya
di dalam semua jenis alat hitung biner. Oleh Karena itu, JKFF digunakan
secara luas pada hampir semua sistem-sistem digital.

Gambar 1.11 Rangkaian JK Flip-Flop

1.1.6 Clocked D Flip-Flop

Gambar 1.12 (a) menunjukkan symbol dari sebuah clocked D Flip-
Flop yang mendapat trigger dari transisi positip pada CLK inputnya. D
input adalah suatu input pengontrol tunggal yang menentukan keadaan
kerja FF sesuai dengan tabel kebenaran. Pada hakekatnya, ouput Q
Flip-Flop akan memasuki keadaan kerja yang sama dengan yang terdapat
pada D input apabila terjadi suatu transisi positip pada CLK input.
Perhatikanlah bahwa setiap terjadi transisi positip pada CLK
inputnya, output Q memiliki harga yang sama seperti pada yang terdapat
pada level D input. Transisi negatip pada CLK input tidak mempunyai
pengaruh.
 Gambar 1.12 Simbol Clocked D Flip-Flop

Tabel Kebenaran Clocked D Flip-Flop :

D Q
0 Q=0
1 Q=1

Gambar 1.13 D Flip-Flop yang ditrigger pada transisi menuju positip

D Flip-Flop pada prinsipnya digunakan pada transfer data biner. SR Flip-

Flop dan JK Flip-Flop dengan mudah dapat dimodifikasi untuk
beroperasi sebagai D Flip-Flop seperti ditunjukkan pada gambar 1.14.
 Gambar 1.14. Susunan JK Flip-Flop yang bekerja sebagai D Flip-Flop

D Flip-Flop juga dapat dibentuk dari NAND gate seperti

ditunjukkan pada gambar 1.15 berikut :

Gambar 1.15 D Flip-Flop yang disusun dari NAND gate

1.1.7 T Flip-Flop
T Flip-Flop dapat dibentuk dari modifikasi Cloked SR Flip-Flop, D
Flip-Flop, maupun JK Flip-Flop. Pada gambar di bawah ditunjukkan
modifikasi JK Flip-Flop yang digunakan sebagai T Flip-Flop. Masukan
J dan K pada JK Flip-Flop dihubungkan dengan logika “1” atau dalam
praktek dihubungkan dengan VCC +5 Volt, sedangkan sebagai masukan
T Flip-Flop adalah clock pada JK Flip-Flop. Keadaan output akan Q
berubah setiap ada pulsa clock.

Gambar 1.16 T Flip-Flop

Tabel Kebenaran T Flip-Flop :

Input T Present State Q Next State Q+

 0 0 0
1 0 1
0 1 1
1 1 0

1.1.8 Flip-Flop Input Sinkron dan Asinkron

Untuk clocked flip-flop yang telah dipelajari, S, R, J, K, dan
D telah dipandang sebagai input pengontrol. Input-input ini juga
disebut input-input sinkron, karena pengaruhnya pada output Flip-Flop
disinkronkan dengan pulsa clock input. Hampir semua clocked Flip-
Flop juga mempunyai satu atau lebih input asinkron yang bekerja
secara bebas dari input-input sinkron dan pulsa clock. Input-input
asinkron ini dapat digunakan untuk mengeset Flip-Flop menuju
keadaan 1 atau mengclear Flip-Flop menuju keadaan 0 pada setiap
saat, tanpa mempedulikan keadaan pada input-input yang lain.
Dengan kata lain, input-input asinkron tersebut merupakan input-
input override (berkuasa), yang dapat digunakan untuk melampaui
input-input yang lain dengan maksud untuk menempatkan Flip-Flop
pada satu keadaan atau keadaan yang lain. Gambar 1.17 menunjukkan
sebuah clocked JK Flip-Flop dengan input Preset dan Clear. Input-
input asinkron ini diaktifkan oleh suatu level 1, tabel kebenaran
menunjukkan bagaimana bekerjanya input-input asinkron ini.

Gambar 1.17 Clocked JK FF dengan input-input asinkron

Tabel Kebenaran :
 Preset Clear Flip-Flop Respons
0 0 Tak Ada Pengaruh pada FF
0 1 Mengclear Q = 0
1 0 Mengeset Q = 1
1 1 Tak Menentu

1.2. Register
Register adalah kumpulan elemen-elemen memori yang bekerja bersama
sebagai satu unit. Rangkaian logika sekuensial yang berfungsi sebagai
penyimpanan bit / memori. Data-data biner dapat dimasukkan secara seri
maupun paralel dan dapat dikeluarkan secara seri maupun paralel juga.

1.2.1 Register Buffer

Register buffer adalah jenis register yang paling sederhana, yang
hanya berfungsi untuk menyimpan kata digital. Setiap datang pulsa
clock, data dari input D dari masing-masing FF akan di transfer kepada
Q output. Pada awalnya, isi dari register diset 0 dengan mengirimkan
clock pada clear. Jika 1 merupakan input dari FF yang pertama, maka
pada pulsa berikutnya 1 akan di trasnfer ke output FF1 dan sekaligus
menjadi input FF2.

Gambar 1.18. Rangkaian buffer 4 D-FF yang tersambung dalam sebuah

rangkaian serial in, serial out shift register.
 Gambar 1.19. Aliran data pada register buffer

a. Register Buffer Terkendali

Register Buffer Terkendali adalah register buffer yang ditambah

dengan beberapa gerbang logika dasar AND, OR, dan NOT. Gambar
rangkaian menunjukkan sebuah Register buffer terkendali dengan
CLR aktif tinggi. Apabila CLR = 1, maka akan terjadi reset pada flip-
flop dan data yang tersimpan (Q) menjadi 0000. dan ketika CLR = 0,
register siap beroperasi kembali. Sinyal kendali LOAD adalah input
kendali yang menentukan operasi rangkaian.Ketika LOAD = 0,
semua input data tidak diizinkan masuk, artinya flip-flop mengisolasi
input data atau menahan semua data yang ada di dalamnya. Dengan kata
lain, register tidak berubah selama LOAD = 0. Ketika LOAD = 1, semua
 input data akan diterima oleh register. Ketika LOAD kembali = 0, maka
input data yang diterima register tadi akan tersimpan dengan aman tanpa
gangguan perubahan input.

Gambar 1.20. Register Buffer Terkendali

1.2.2. Register Geser

Contoh penggunaan register geser , misalnya pada kalkulator ,
tampilan pada layar dimana angka bergeser ke kiri setiap kali ada
angka baru yang diinputkan menggambarkan karakteristik register
geser tersebut. Register geser dapat bergeser ke kiri dan kanan. Register
geser juga dapat digunakan untuk mengubah data ke paralel atau
data paralel ke seri.

a. Register geser serial in – serial out (SISO)

Dasar register geser empat-bit dapat dirangkai dengan

menggunakan empat D flipflop, seperti yang diperlihatkan di
bawah. Selama pulsa clock, satu bit ditransmisikan dari kiri ke
kanan. Menerima suatu kata data menjadi 1001.
 Gambar 1.21. Rangkaian register geser SISO

Data di angkut pada register, saat garis kontrol tinggi (HIGH

dengan kata lain WRITE). Data dapat di geser keluar dari register
saat garis kontrol rendah ( LOW dengan kata lain READ). Aliran
data pada register SISO ini diibaratkan Pada Gambar 2.5.

Gambar 2.5 Ilustrasi data masuk dan keluar register SISO

b. Register geser serial in - parallel out (SIPO)

Dari jenis register ini, bit-bit data dimasukan secara serial sama
artinya sama dengan SISO. Perbedaanya adalah cara dimana bit-bit
data dipindahkan dari register. Sekali data disimpan, setiap bit
muncul pada masing-masing baris keluarannya, dan semua bit-bitnya
mampu secara simultan. Sebuah susunan empat-bit register SIPO
diperlihatkan di bawah ini.
 Gambar 1.22. Register SIPO dalam susunan 4 bit

Pada jenis SIPO ini, hasil keluaran dari register geser dapat
diilustrasikan seperti pada gambar 2.7.

Gambar 1.23. Aliran data keluara dari SIPO

c. Register geser parallel in – serial Out PISO

Gambar 1.24. Register PISO

D0, D1, D2 dan D3 adalah paralel input, dimana D0 adalah most

significant bit (MSB) dan D3 adalah least significant bit (LSB). Untuk
menulis data masuk, baris pengontrolan mode diambil pada rendah
dan data di-clock masuk. Data dapat digeser saat baris kontrol mode
tinggi bersamaan SHIFT aktif tinggi. Register menampilkan operasi
geser kanan pada aplikasi satu pulsa clock. Ilustrasi keluaran dari register
PISO terlihat pada Gambar 2.9.
 Gambar 1.25. Aliran data pada PISO

d. Register geser parallel In - parallel out (PIPO)

Gambar 1.26. Register PIPO

Untuk register Parallel In – Parallel Out, semua bit-bit data

muncuk pada keluaran-keluaran paralel secara mendadak mengikuti
masukan yang simultan dari bit-bit data. Masukan-masukan D dan
keluaran Q adalah paralel. Sekali register di-clock, semua data di D
input muncul pada keluaran Q yang berhubungan secara
simultan.Pada register geser ini, keluarannya diilustrasikan oleh Gambar
2.11.

Gambar 1.27. Aliran data pada PIPO

e. Bidirectional Shift Registers

 Suatu register dua arah dalam data dijadikan geser kanan atau kiri.
Bidirectional Shift Registers menggunakan D flip-flop ditunjukan
dibawah.

Gambar 1.28. Bidirectional Shift Registers

Dalam hal ini kumpulan gerbang NAND dikonfigurasi sebagai

gerbang OR untuk memilih data masukan dari dua keadaan stabil
yang berdekatan kanan atau kiri (the right or left adjacent bistables),
seperti yang dipilih dengan LEFT/RIGHT baris pengontrolan.

1.3. Rangkaian Counter

Rangkaian Counter adalah rangkaian yang dapat berfungsi sebagai
penghitung angka secara cepat, baik itu penghitungan maju maupun
mundur. Penghitungan maju adalah hitungan yang di mulai dari angka
yang kecil ke angka yang lebih besar, sedangkan penghitungan mundur
adalah hitungan yang dilakukan dari angka yang besar ke angka yang kecil.
Dalam penghitungan bisa mecapai jumlah yang tidak terbatas tergantung
dari rangkaian yang kita buat dan juga kebutuhan. Counter biasanya
disebut sebagai pencacah yang tersusun dari sederet flip flop dan
kemudian diperbarui sedemikian rupa dengan menggunakan karnough,
sehingga angka yang masuk nantinya dapat dihitung sesuai rangcangan
yang kita buat. Dalam penyusunan rangkaian counter terdiri atas semua
jenis flip flop, tergantung model dari masing-masing flip flop itu sendiri.

Dilihat dari arah cacahan, rangkaian pencacah dibedakan atas

pencacah naik (Up Counter) dan pencacah turun (Down Counter).
Pencacah naik melakukan cacahan dari kecil ke arah besar, kemudian
kembali ke cacahan awal secara otomatis. Pada pencacah menurun,
 pencacahan dari besar ke arah kecil hingga cacahan terakhir kemudian
kembali ke cacahan awal. Tiga faktor yang harus diperhatikan untuk
membangun pencacah naik atau turun yaitu (1) pada transisi mana Flip-
flop tersebut aktif. Transisi pulsa dari positif ke negatif atau sebaliknya,
(2) output Flip-flop yang diumpankan ke Flip-flop berikutnya diambilkan
dari mana. Dari output Q atau Q, (3) indikator hasil cacahan dinyatakan
sebagai output yang mana. Output Q atau Q. Ketiga faktor tersebut di atas
dapat dinyatakan dalam persamaan EX-OR.

Secara global counter terbagi atas 2 jenis, yaitu: Syncronus Counter

dan Asyncronous counter. Perbedaan kedua jenis counter ini adalah pada
pemicuannya. Pada Syncronous counter pemicuan flip-flop dilakukan
serentak (dipicu oleh satu sumber clock) susunan flip-flopnya paralel.
Sedangkan pada Asyncronous counter, minimal ada salah satu flip-flop
yang clock-nya dipicu oleh keluaran flip-flop lain atau dari sumber clock
lain, dan susunan flip-flopnya seri. Dengan memanipulasi koneksi flip-
flop berdasarkan peta karnaugh atau timing diagram dapat dihasilkan
counter acak, shift counter (counter sebagai fungsi register) atau juga up-
down counter.

1.3.1. Syncronous Counter

Syncronous counter memiliki pemicuan dari sumber clock yang

sama dan susunan flip-flopnya adalah paralel. Dalam Syncronous
counter ini sendiri terdapat perbedaan penempatan atau manipulasi
gerbang dasarnya yang menyebabkan perbadaan waktu tunda yang di
sebut carry propagation delay. Penerapan counter dalam aplikasinya
adalah berupa chip IC baik IC TTL, maupun CMOS, antara lain adalah:
(TTL) 7490, 7493, 74190, 74191, 74192, 74193, (CMOS)
4017,4029,4042,dan lain-lain. Pada Counter Sinkron, sumber clock
diberikan pada masing-masing input Clock dari Flip-flop penyusunnya,
sehingga apabila ada perubahan pulsa dari sumber, maka perubahan
tersebut akan men-trigger seluruh Flip-flop secara bersama-sama. Pada
 Counter Sinkron, sumber clock diberikan pada masing-masing input
Clock dari Flip-flop penyusunnya, sehingga apabila ada perubahan pulsa
dari sumber, maka perubahan tersebut akan men-trigger seluruh Flip-flop
secara bersama-sama.

Tabel Kebenaran untuk Up Counter dan Down Counter Sinkron 3 bit :

UP Counting DOWN Counting

CLK
A B C Dec A̅ B̅ C̅ Dec
↑ 0 0 0 0 1 1 1 7
↑ 0 0 1 1 1 1 0 6
↑ 0 1 0 2 1 0 1 5
↑ 0 1 1 3 1 0 0 4
↑ 1 0 0 4 0 1 1 3
↑ 1 0 1 5 0 1 0 2
↑ 1 1 0 6 0 0 1 1
↑ 1 1 1 7 0 0 0 0

Gambar 1.29. Rangkaian Up Counter Sinkron 3 bit

 Rangkaian Up/Down Counter Sinkron

Rangkaian Up/Down Counter merupakan gabungan dari Up

Counter dan Down Counter. Rangkaian ini dapat menghitung
bergantian antara Up dan Down karena adanya input eksternal
sebagai control yang menentukan saat menghitung Up atau Down.
Pada gambar 4.4 ditunjukkan rangkaian Up/Down Counter Sinkron
3 bit. Jika input CNTRL bernilai ‘1’ maka Counter akan menghitung
 naik (UP), sedangkan jika input CNTRL bernilai ‘0’, Counter akan
menghitung turun (DOWN).

Gambar 1.30. Rangkaian Down Counter Sinkron 3 bit

1.3.2. Asyncronous counter

Asyncronous counter tersusun atas flip-flop yang dihubungkan seri

dan pemicuannya tergantung dari flip-flop sebelumnya, kemudian
menjalar sampai flip-flop MSB-nya. Karena itulah Asyncronous counter
sering disebut juga sebagai ripple-through counter. Sebuah Counter
Asinkron (Ripple) terdiri atas sederetan Flip-flop yang dikonfigurasikan
dengan menyambung outputnya dari yan satu ke yang lain. Yang
berikutnya sebuah sinyal yang terpasang pada input Clock FF pertama
akan mengubah kedudukan outpunyanya apabila tebing (Edge) yang benar
yang diperlukan terdeteksi.

Output ini kemudian mentrigger inputclock berikutnya ketika terjadi

tebing yang seharusnya sampai. Dengan cara ini sebuah sinyal pada
inputnya akan meriplle (mentrigger input berikutnya) dari satu FF ke yang
berikutnya sehingga sinyal itu mencapau ujung akhir deretan itu. Ingatlah
bahwa FF T dapat membagi sinyal input dengan faktor 2 (dua). Jadi
Counter dapat menghitung dari 0 sampai 2” = 1 (dengan n sama dengan
banyaknya Flip-flop dalam deretan itu).

Tabel Kebenaran dari Up Counter Asinkron 3-bit :

CLK A B C Decimal
 1 0 0 0 0
2 0 0 1 1
3 0 1 0 2
4 0 1 1 3
5 1 0 0 4
6 1 0 1 5
7 1 1 0 6
8 1 1 1 7

Gambar 1.31. Rangkaian Up Counter Asinkron 3 bit

Gambar 1.32. Timing Diagram untuk Up Counter Asinkron 3 bit

Berdasarkan bentuk timing diagram di atas, output dari flip-flop C menjadi

clock dari flip-flop B, sedangkan output dari flip-flop B menjadi clock dari
flip-flop A. Perubahan pada negatif edge di masing-masing clock flip-flop
sebelumnya menyebabkan flip-flop sesudahnya berganti kondisi (toggle),
sehingga input-input J dan K di masing-masing flip-flop diberi nilai ”1”
(sifat toggle dari JK flip-flop).

 Counter Asinkron Mod-N

 Counter Mod-N adalah Counter yang tidak 2n. Misalkan
Counter Mod-6, menghitung : 0, 1, 2, 3, 4, 5. Sehingga Up Counter
Mod-N akan menghitung 0 s/d N-1, sedangkan Down Counter MOD-
N akan menghitung dari bilangan tertinggi sebanyak N kali ke bawah.
Misalkan Down Counter MOD-9, akan menghitung : 15, 14, 13, 12, 11,
10, 9, 8, 7, 15, 14, 13,..

Gambar 1.33. rangkaian Up Counter Asinkron Mod-6

Sebuah Up Counter Asinkron Mod-6, akan menghitung :

0,1,2,3,4,5,0,1,2,… Maka nilai yang tidak pernah dikeluarkan adalah 6.
Jika hitungan menginjak ke-6, maka counter akan reset kembali ke 0.
Untuk itu masing-masing Flip-flop perlu di-reset ke nilai ”0” dengan

memanfaatkan input-input Asinkron-nya ( dan ). Nilai

”0” yang akan dimasukkan di PC didapatkan dengan me-NAND kan
input A dan B (ABC =110 untuk desimal 6). Jika input A dan B
keduanya bernilai 1, maka seluruh flip-flop akan di-reset.

Gambar 1.34. Rangkaian Up/Down Counter Asinkron 3 bit

 Rangkaian Up/Down Counter merupakan gabungan dari Up
Counter dan Down Counter. Rangkaian ini dapat menghitung
bergantian antara Up dan Down karena adanya input eksternal sebagai
control yang menentukan saat menghitung Up atau Down. Pada
rangkaian Up/Down Counter ASinkron, output dari flip-flop
sebelumnya menjadi input clock dari flip-flop berikutnya.

1.4. Multivibrator

Multivibrator adalah rangkaian elektronik terpadu yang digunakan untuk

menerapkan variasi dari sistem dua keadaan (two state system) yang dapat
menghasilkan suatu sinyal kontinu, yang dapat digunakan sebagai pewaktu
(timer) dari rangkaian-rangkaian sekuensial. Multivibrator beroperasi sebagai
osilator, yaitu sebagai sebuah rangkaian pembangkit sinyal, di mana sinyal
yang dihasilkan pada keluaran akan berbentuk gelombang persegi (square
wave). Multivibrator dalam pengoperasiannya memiliki dua keadaan utama,
yaitu keadaan stabil dan keadaan tak stabil.

Keadaan stabil adalah keadaan di mana taraf amplitudo sinyal keluaran

adalah tetap/stagnan pada suatu nilai tertentu. Keadaan tak stabil adalah
keadaan di mana taraf ampiltudo sinyal selalu berubah-ubah mengikuti denyut
tegangan pada komponen aktif. Keadaan tak stabil dipengaruhi oleh waktu laju
pengisian/pengosongan kapasitor yang besarnya ditentukan dari kapasitas
kapasitor. Rangkaian multivibrator terdiri dari komponen penguat aktif yang
dikopel silang dengan komponen-komponen pasif (resistor dan kapasitor).
Fungsi resistor pada rangkaian multivibrator adalah sebagai sumber arus bagi
pengisian muatan kapasitor, sedangkan kapasitor berfungsi sebagai kopel yang
akan menentukan besar tegangan dari komponen penguat yang aktif.

1.4.1 Jenis-Jenis Multivibrator

a. Multivibrator Astabil
 Multivibrator astabil adalah multivibrator yang bersifat free-
running, yaitu tidak memiliki keadaan stabil yang permanen pada
suatu periode tertentu, oleh sebab itu tidak dibutuhkan suatu masukan
(input). Waktu aktif dari setiap komponen penguat bergantung pada
waktu pengisian dan pengosongan kapasitor pada rangkaian.

Catatan : C1=C2, R2=R3

Gambar 1.35. Rangkaian Multibrator Astabil (BJT)

Gambar 1.36. Rangkaian Multivibrator Astabil (Op-Amp)

b. Multivibrator Monostabil

Multivibrator monostabil adalah multivibrator yang memiliki

satu kondisi stabil dan satu kondisi tak stabil. Mempunyai satu buah
masukan denyut pemicu (input trigger pulse) untuk mengubah keadaan
stabil dan tak stabil. Keadaan stabil akan menjadi tak stabil apabila
diberikan suatu denyut pemicu negatif (negative trigger pulse) pada
komponen penguat yang sedang aktif. Jika suatu denyut masukan
berulang-ulang yang diterapkan pada rangkaian dapat mempertahankan
kondisi tak stabil, maka rangkaian tersebut disebut retriggerable
monostable. Sebaliknya jika suatu denyut masukan berulang-ulang yang
diterapkan pada rangkaian tidak mempengaruhi periode kondisi tak
stabil, maka rangkaian tersebut disebut nonretriggerable monostable.

Gambar 1.37. Rangkaian Multivibrator Monostabil (BJT)

 Gambar 1.38. Rangkaian Multivibrator Monostabil (Op-Amp)

c. Multivibrator Bistabil

Multivibrator bistabil adalah multivibrator yang memiliki dua

keadaan stabil. Tidak adanya waktu pengisian/pengosongan karena tidak
memiliki kapasitor, sehingga waktu aktif dari komponen penguat diatur
oleh pemicu (trigger) eksternal. Memiliki dua keadaan ‘set’ dan ‘reset’
yang menyebabkan pada keadaan awal komponen-komponen aktif
menghantar.

Gambar 1.39. Rangkaian Multivibrator Bistabil (BJT)

 Gambar 1.40. Rangkaian Multivibrator Bistabil (Op-Amp)

1.4.2. Karakteristik Multivibrator

a. Multivibrator Astabil

1. Memiliki waktu tunda pengisian dan pengosongan kapasitor.

2. Tidak memiliki masukan (input), karena keadaan ditentukan oleh

besarnya tegangan pada komponen penguat aktif.

3. Periode waktu osilasi :

T = 𝑡1 + 𝑡2

𝑡1 = 𝑉𝐵𝐸 𝑅1 𝐶3

𝑡2 = 𝑉𝐵𝐸 𝑅2 𝐶2

4. Frekuensi Osilasi :

1 1
f = 𝑇 = 2𝑉
𝐵𝐸 𝑅𝐶
 Gambar 1.41. Bentuk gelombang multivibrator astabil

b. Multivibrator Monostabil

1. Keadaan tak stabil dicapai dengan menerapkan sinyal pemicu ujung

negatif (negative edge triggering) .

2. Memiliki satu buah masukan pada salah satu komponen kopel yang
mengatur keadaan stabil dan tak stabil.

3. Periode waktu osilasi adalah selang waktu yang dibutuhkan untuk

mengubah keadaan rangkaian dari keadaan stabil menjadi tak
stabil, yang dirumuskan dengan : τ = 𝑉𝐵𝐸 𝑅𝐶

Gambar 1.42. Bentuk gelombang multivibrator monostabil

c. Multivibrator Bistabil
 1. Tidak menggunakan kapasitor sehingga pada awal rangkaian
diaktifkan komponen penguat berada pada daerah aktif.

2. Pengubahan keadaan dari sinyal keluaran dilakukan dengan

menerapkan masukan “set” dan “reset” pada komponen penguat
yang aktif. Jika diberikan masukan pada salah satu terminal
tersebut, maka keadan keluaran akan berubah ke taraf kebalikan
dari keadaan awal.

Gambar 1.43. Bentuk gelombang multivibrator bistabil

1.4.3. Aplikasi Multivibrator

a. Multivibrator Astabil

Kegunaan dari multivibrator bistabil antara lain:

1. Sebagai pembangkit sinyal yang menghasilkan gelombang keluaran

dengan periode tetap.

2. Sebagai rangkaian pembangkit denyut lonceng (clock pulse) untuk

rangkaian pencacah (counter), penghitung waktu (timer),
modulator dan rangkaian logika digital lainnya.

b. Multivibrator Monostabil
 Kegunaan dari multivibrator monostabil antara lain:

1. Peregangan periode waktu terhadap denyut sinyal keluaran (pulse

stretching).

2. Sebagai rangkaian pendeteksi ujung jatuh pada denyut rangkaian

flip-flop.

c. Multivibrator Bistabil

Kegunaan dari multivibrator bistabil antara lain:

1. Membangkitkan dan memproses sinyal-sinyal denyut.

2. Melakukan operasi-operasi seperti penyimpanan bit data dan

operasi logika (aljabar Boolean).

3. Pembentuk sistem memori dalam bentuk flip-flop RS atau JK.

BAB 2

INTERFACE DENGAN ANALOG

2.1 KONVERTER

Alat bantu digital yang paling penting untuk teknologi kontrol proses adalah
yang menerjemahkan informasi digital ke bentuk analog dan juga sebaliknya.
Sebagian besar pengukuran variabel-variabel dinamik dilakukan oleh piranti
ini yang menerjemahkan informasi mengenai vaiabel ke bentuk sinyal listrik
analog. Untuk menghubungkan sinyal ini dengan sebuah komputer atau
 rangkaian logika digital, sangat perlu untuk terlebih dahulu melakukan
konversi analog ke digital (A/D). Hal-hal mengenai konversi ini harus
diketahui sehingga ada keunikan, hubungan khusus antara sinyal analog dan
digital.

2.2 ANALOG DAN DIGITAL

Sinyal analog adalah sinyal data dalam bentuk gelombang kantinyu, yang
memiliki parameter amplitudo dan frekuensi. Sedangkan, Sinyal Digital
adalah sinyal data dalam bentuk pulsa yang dapat mengalami perubahan
tibatiba dan mempunyai besaran 0 dan 1.

Gambar 2.1. Sinyal Analog

Gambar 2.2. Sinyal Digital

2.3. ANALOG to DIGITAL CONVERTER (ADC)

Analog To Digital Converter (ADC) adalah pengubah input analog
menjadi kode – kode digital ADC banyak digunakan sebagai Pengatur
proses industri, komunikasi digital dan rangkaian pengukuran/ pengujian
Umumnya ADC digunakan sebagai perantara antara sensor yang
kebanyakan analog dengan sistim komputer seperti sensor suhu, cahaya,
tekanan/ berat, aliran dan sebagainya kemudian diukur dengan
menggunakan sistim digital (komputer).
 Dalam menjelaskan prinsip dari ADC, terdapat dua hal penting yang
menjadi dasar dari ADC yaitu :

a. Teorema Petik dan Genggam (Sample and Hold) / kecepatan sampling,

b. Resolusi dari ADC.

Dan melalui penjelasan ini didapat dasar untuk mengubah sinyal analog
menjadi digital.

2.3.1. Kecepatan Sampling ADC

Kecepatan sampling suatu ADC menyatakan seberapa sering sinyal
analog dikonversikan ke bentuk sinyal digital pada selang waktu tertentu.
Kecepatan sampling biasanya dinyatakan dalam sample per second
(SPS).

Gambar 2.3. ADC dengan kecepatan sampling rendah dan kecepatan

sampling tinggi.

2.3.2 Resolusi ADC

Resolusi ADC menentukan ketelitian nilai hasil konversi ADC.
Sebagai contoh: ADC 8 bit akan memiliki output 8 bit data digital, ini
berarti sinyal input dapat dinyatakan dalam 255 (2n – 1) nilai diskrit.
ADC 12 bit memiliki 12 bit output data digital, ini berarti sinyal input
dapat dinyatakan dalam 4096 nilai diskrit. Dari contoh diatas ADC 12
bit akan memberikan ketelitian nilai hasil konversi yang jauh lebih baik
daripada ADC 8 bit.
 Prinsip kerja ADC adalah mengkonversi sinyal analog ke dalam
bentuk besaran yang merupakan rasio perbandingan sinyal input dan
tegangan referensi. Sebagai contoh, bila tegangan referensi (Vref) 5 volt,
tegangan input 3 volt, rasio input terhadap referensi adalah 60%. Jadi,
jika menggunakan ADC 8 bit dengan skala maksimum 255, akan
didapatkan sinyal digital sebesar 60% x 255 = 153 (bentuk decimal) atau
10011001 (bentuk biner).

Banyak sekali prinsip dari ADC, tetapi yang cukup terkenal dan
banyak dipakai adalah :

a. ADC Paralel / Langsung (Parallel / Flash ADC).

b. ADC Integrasi ( Dual Slope Integrating ADC).

c. ADC Pendekatan berurutan (Successive Approximation ADC).

Gambar 2.4. Rangakain ADC Paralel (Flash ADC)

 Gambar 2.5. Rangkaian ADC Integrasi ( Dual Slope Integrating ADC)

Gambar 2.5. Rangkaian ADC Integrasi (Dual Slope Integrating ADC)

2.4. DIGITAL to ANALOG CONVERTER

Digital To Analog Converter (DAC) adalah pengubah kode / bilangan
digital menjadi tegangan keluaran analog. DAC banyak digunakan sebagai
rangkaian pengendali (driver) yang membutuhkan input analog; seperti
motor AC maupun DC, tingkat kecerahan pada lampu, Pemanas (Heater)
dan sebagainya. Umumnya DAC digunakan untuk mengendalikan peralatan
aktuator . Dua jenis DAC yang umum :
a. Binnary-weighted DAC.

b. R/2R Ladder DAC.

Gambar 2.6. Rangkaian Binnary Weighted DAC

Gambar 2.6. Rangkaian R/2R Ladder DAC

Prinsip dasar dari rangkaian ini adalah rangkaian penjumlah (summing

circuit) yang dibentuk dengan menggunakan Operasional Amplifier.

Rangkaian diatas memenuhi rumus :

𝑅𝑓
𝑉𝑜𝑢𝑡 = −𝑉𝑟𝑒𝑓 (𝑅+2𝑅+4𝑅+8𝑅 )
 DAFTAR PUSTAKA

Gunadarma. Rangkaian Kombinatorial dan Sequential. Diambil dari :

http://valentine.staff.gunadarma.ac.id/Downloads/files/36970/Rangkaian+Kom
binasional+%26+Sekuensial.pdf. (25 Maret 2018).

UNY. Flip-Flop. Diambil dari :

http://staffnew.uny.ac.id/upload/131755729/pendidikan/Flip-Flop.pdf. (25
Maret 2018).

Rizki,Aditya. 2011. Tutorial Teknik Digital : Rangkaian Pencacah (Counter).

Diambil dari : http://adityarizki.net/2011/07/tutorial-teknik-digital-rangkaian-
pencacah-counter/. (25 Maret 2018)

Junaidi. 2013. Register. Diambil dari :

http://staff.unila.ac.id/junaidi/files/2013/06/REGISTER.pdf. (25 Maret 2018).

Gunadarma. Multivibrator. Diambil dari :

http://wahyukr.staff.gunadarma.ac.id/Downloads/files/36838/MULTIVIBRAT
OR.pptx. (25 Maret 2018).

UNY. ADC. Diambil dari :

http://staff.uny.ac.id/sites/default/files/Teknik%20Antarmuka%20-
%20ADC.pdf. (1 April 2018).

Gunadarma. ADC-DAC. Diambil dari :

http://missa.staff.gunadarma.ac.id/Downloads/files/48937/EL+-+06.+ADC-
DAC.pdf. (1 April 2018).