LAPORAN LABORATORIUM

PROGRAM STUDI TEKNIK TELEKOMUNIKASI

No. PERCOBAAN JUDUL: 13

JUDUL : FLIP FLOP

NAMA PRAKTIKAN : ARIFA EKA ADELIA (1803332071)

NAMA REKAN KERJA : 1. SADDAM MALIKI A. (1803332086)
2. SERENA ENJEL (1803332034)

KELAS / KELOMPOK : TT – 3C, KELOMPOK 6

TANGGAL PELAKSANAAN PRAKTIKUM: 7 Oktober 2019
TANGGAL PENYERAHAN LAPORAN: 15 Oktober 2019

JURUSAN TEKNIK ELEKTRO

POLITEKNIK NEGERI JAKARTA
15 Oktober 2019
 DAFTAR ISI

1. Tujuan ................................................................................................................ 2

2. Dasar Teori. ........................................................................................................ 2

3. Alat-alat Yang Digunakan................................................................... ............6

4. Langkah Percobaan..................................................................................... ... ..7

5. Data Hasil Percobaan.................................................................................... .11

6. Analisa dan Pembahasan...............................................................................12

7. Kesimpulan................................................................................................... ... 13

DAFTAR PUSTAKA...................................................................................... ..... 14

LAMPIRAN..........................................................................................................15
 1. TUJUAN
 Merangkai dan mengamati kerja rangkaian dasar flip-flop
 Merangkai dan mengoperasikan IC D-FF (7474) dan IC JK-FF (7476)
 Membuktikan tabel kebenaran masing-masing flip-flop

2. DASAR TEORI
Flip Flop adalah merupakan rangkaian digital yang memiliki dua keadaan stabil
dan dapat menyimpan informasi sebesar 1 bit data biner yang dinyatakan dalam sistem
biner yaitu 0 atau 1.
Flip Flop juga termasuk keluarga multivibrator bistabil, Dikatakan Multibrator
Bistabil karena kedua tingkat tegangan keluaran pada Multivibrator tersebut adalah stabil
dan hanya akan mengubah situasi tingkat tegangan keluarannya saat dipicu
(trigger). Flip-flop mempunyai dua Output (Keluaran) yang salah satu outputnya
merupakan komplemen Output yang lain.
Sistem digital umumnya dibangun dengan menggunakan rangkaian-rangkaian
kombinatorial dan elemen-elemen memory. Elemen memory yang paling banyak
digunakan adalah flip-flop (FF). FF merupakan suatu rangkaian logika dengan dua output,
yang satu merupakan kebalikan dari lainnya (biasanya Q dan Q).
Output Q disebut output FF normal, sedangkan output Q adalah output FF inverse.
Berbagai macam flip-flop yang sering digunakan adalah SR flip-flop yang biasanya
terdiri dari rangkaian dasar NOR atau NAND gate, sedangkan JK flip-flop dibangun dari
dua buah clock RS FF yang disambungkan menjadi satu. Jenis lainnya yaitu : T FF, D FF,
yang juga merupakan modifikasi dari SR FF.

Gambar berikut ini merupakan symbol dari berbagai macam flip-flop beserta tabel kebenarannya.

a. SR FF dengan NOR Gate

 S-R adalah singkatan dari “Set” dan “Reset”. Sesuai dengan
namanya, S-R Flip-flop ini terdiri dari dua masukan (INPUT)
yaitu S dan R. S-R Flip-flop ini juga terdapat dua Keluaran
(OUTPUT) yaitu Q dan Q’. Di SR FF gerbang NOR ini
menggunakan input aktif High.

Tabel 2.1. Tabel Kebenaran SR Flip-flop

INPUT OUTPUT

S R Q Q

0 0 MEMORI

1 0 1 0

0 1 0 1

1 1 TERLARANG

b. SR FF dengan NAND Gate

S-R adalah singkatan dari “Set” dan “Reset”. Sesuai
dengan namanya, S-R Flip-flop ini terdiri dari dua
masukan (INPUT) yaitu S dan R. S-R Flip-flop ini
juga terdapat dua Keluaran (OUTPUT) yaitu Q dan
Q’. Di SR FF gerbang nand ini menggunakan input
aktif low.
 Tabel 2.2. Tabel Kebenaran SR Flip-flop

INPUT OUTPUT

S R Q Q

0 0 TERLARANG

1 0 0 1

0 1 1 0

1 1 MEMORI

c. JK FLIP-FLOP
J-K Flip-flop juga merupakan pengembangan dari S-
R Flip-flop dan paling banyak digunakan. J-K Flip-
flop memiliki 3 terminal Input J, K dan CL (Clock).
Berikut ini adalah diagram logika J-K Flip-flop.

Tabel 2.3. Tabel Kebenaran JK Flip-flop

INPUT OUTPUT

J K Q Q
 0 0 MEMORI

1 0 0 1

0 1 1 0

1 1 TOGGLE

d. D FLIP-FLOP
D Flip-flop pada dasarnya merupakan modifikasi dari S-R
Flip-flip yaitu dengan menambahkan gerbang logika NOT
(Inverter) dari Input S ke Input R. Berbeda dengan S-R Flip-
flop, D Flip-flop hanya mempunyai satu Input yaitu Input
atau Masukan D. Berikut ini diagram logika D Flip-flop.

Tabel 2.4. Tabel Kebenaran D Flip-flop

INPUT OUTPUT

D Q Q

1 1 1

0 0 0
3. ALAT – ALAT YANG DIPERGUNAKAN
No. Alat-alat dan komponen Jumlah

1. IC 7400 (Quad 2 Input NAND Gate) 1

IC 7402 (Quad 2 Input NOR Gate) 1
IC 7474 (D FF) 1
IC 7476 (JK FF) 1

2. Power Supply DC 1

3. Banana to Banana Gate 2

4. Logic Probe 1

5. Resistor 220 Ω 2

6. LED 2

7. Protoboard 1

8. Kabel-kabel penghubung Secukupnya

4. LANGKAH-LANGKAH PERCOBAAN
Langkah-langkah dalam melakukan percobaan adalah sebagai berikut :
1. Perhatikan kaki IC 7400 pada gambar 4.1. dimana notasi A dan B menunjukan input
sedangkan Y adalah output. Lengkapi tabel 6.1.
 Gambar 4.1. IC Gerbang AND 7400

2. Buatlah rangkaian seperti gambar 4.2.

3. Atur power supply pada 5 V.

4. Berikan masukan 5 dan R sesuai tabel 6.2. Catat hasil pada tabel 6.2 !
5. Perhatikan kaki IC 7402 pada gambar 4.3., dimana notasi A dan B menunjukkan input
sedangkan Y adalah output . Lengkapi tabel 6.3.

Gambar 4.1. IC Gerbang NOR 7402

6. Buatlah rangkaian seperti gambar 4.4.

7. Berikan masukan S dan R sesuai tabel 6.4. Catat hasil pada tabel 6.4 !
8. Perhatikan kaki IC 7474 pada gambar 4.5. Lengkapi tabel 6.5.
 Gambar 4.5. IC D-FF 7474

9. Buatlah rangkaian seperti gambar 4.6.

10. Berikan masukan sesuai tabel 6.6. Catat hasil pada tabel 6.6 !
11. Perhatikan kaki IC 7476 pada gambar 4.7. Lengkapi tabel 6.7.

12. Buatlah rangkaian seperti gambar 4.8. berikut

13. Berikan masukan sesuai tabel 6.8. Catat hasil pada tabel 6.8 !
5. DATA HASIL PERCOBAAN
 Tabel 6.1. Identifikasi Kaki IC 7400
Gerbang ke- Input 1 Input 2 Output

1 1 1 2 3

2 2 4 5 6

3 3 9 10 8

4 4 12 13 11

 Tabel 6.2. RS-FF Input Aktif Rendah (NAND GATE)

INPUT OUTPUT

S R Q Q’

0 0 1 1

0 1 1 0

1 1 1 0

1 0 0 1

1 1 0 1

 Tabel 6.3. Identifikasi Kaki IC 7402

No Gerbang ke- Input 1 Input 2 Output

1 1 2 3 1

2 2 5 6 4
 3 3 8 9 10

4 4 11 12 13

 Tabel 6.4. RS-FF Input Aktif Tinggi (NOR GATE)

INPUT OUTPUT

S R Q Q’

1 1 0 0

1 0 0 0

0 0 0 1

0 1 1 0

0 0 1 0

 Tabel 6.5. Identifikasi Kaki IC 7474 D-FF

No INPUT OUTPUT

PRE CLR CLOCK D Q Q’

1 4 1 3 2 5 4

2 10 13 11 12 9 8
 Tabel 6.6. Tabel Kebenaran IC 7474 D-FF
INPUT OUTPUT

PRE CLR CLOCK D Q Q’

0 0 X X 1 1

0 1 X X 1 0

1 0 X X 0 1

1 1 0 0 1

1 1 1 1 0

 Tabel 6.7. Identifikasi Kaki IC 7476 D-FF

No INPUT OUTPUT

PRE CLR CLOCK J K Q Q’

1 2 3 1 4 16 15 1

2 7 8 6 9 12 11 10
 Tabel 6.8. Tabel Kebenaran IC 7476 JK-FF
INPUT OUTPUT

PRE CLR Clock J K Q Q’

0 0 X X X 1 1

0 1 X X X 1 0

1 0 X X X 0 1

1 1 0 0 0 1

1 1 0 1 0 1

1 1 0 0 0 1

1 1 1 1 1 0

1 1 1 0 1 0

1 1 0 0 1 0

1 1 1 1 0 1