Counter / Pencacah

& Register
Elektronika Digital

TEKNIK ELEKTRO
 Counter/Pencacah

Counter ( rangkaian logika sekuensial yang di bentuk dari flip-flop )

Mencacah dapat diartikan menghitung, hampir semua sistem logika
menerapkan pencacah. Komputer digit menerapkan pencacah guna
mengemudikan urutan dan pelaksanaan langkah – langkah dalam program.
Fungsi dasar pencacah adalah untuk “mengingat” berapa banyak pulsa detak
yang telah dimasukkan kepada masukkan; sehingga pengertian paling dasar
pencacah adalah sistem memori.
 Karakteristik Penting Counter/Pencacah

1. Sampai berapa banyak ia dapat mencacah

(modulo pencacah);
2. Mencacah maju, ataukah mencacah mundur;
3. Kerjanya sinkron atau tak sinkron;
 Kegunaan Counter/Pencacah

1. Menghitung banyaknya detak pulsa dalam

satu periode waktu
2. Membagi frekuensi
3. Pengurutan alamat
4. Beberapa rangkaian aritmatika.
 Jenis Counter/Pencacah

ASYNCHRONOUS

S S S
J S Q J Q J Q J Q
CP CP CP CP

K QN K QN K QN K QN
R R R R

SYNCHRONOUS

S S S S
D Q D Q D Q D Q
CP QN CP QN CP QN CP QN
R R R R
 Pencacah Asinkron

• Seringkali disebut ripple counter.

• Istilah asinkron merujuk pada kejadian-
kejadian yang tidak mempunyai hubungan
waktu yang tetap antara FF satu dengan FF
lainnya.
• Flip-flop tidak mendapatkan pulsa clock dari satu
sumber yang sama.
• Flip-flop pertama (LSB) mendapatkan pulsa clock
dari sumber clock eksternal, sedangkan flip-flop
berikutnya mendapatkan pulsa clock dari output
flip-flop sebelumnya.
 Pencacah Asinkron Biner 2-bit (1)

• Dibangun dari dua buah flip-flop JK.

• Flip-flop pertama mendapatkan pulsa clock dari
sumber clock, sedangkan flip-flop kedua
mendapatkan pulsa clock dari output FF pertama.
fQ0=fCLK/2; fQ1=fQ0/2.
• Diagram logika pencacah asinkron biner 2-bit.
 Pencacah Asinkron Biner 2-bit (2)

Diagram pewaktuan

counter
asinkron biner
2-bit

abel urutan
T

keadaan pencacah
Pencacah asinkron biner 3-bit (1)

1. Dibangun dari 3 buah flip-flop JK.

2. Flip-flop pertama mendapatkan pulsa
clock dari sumber clock, FF kedua
mendapatkan pulsa clock dari output
FF pertama dan FF ketiga
mendapatkan pulsa clock dari output
FF kedua.
3. fQ0=fCLK/2; fQ1=fQ0/2; fQ2=fQ1/2
Pencacah asinkron biner 3-bit (2)

Diagram
logika dan
diagram
pewaktuan
pencacah
asinkron
biner 3-bit

Kembali ke nol
Pencacah asinkron biner 3-bit (3)
Tabel urutan biner dari pencacah
 Pencacah Sinkron

1. Istilah sinkron merujuk pada kejadian

yang mempunyai hubungan waktu
pasti antar flip-flop yang dengan
lainnya.
2. Dalam pencacah, istilah sinkron
berarti bahwa setiap FF mendapatkan
pulsa clock dari satu sumber clock
yang sama.
 Pencacah sinkron biner 2-bit ( 1)

HIGH
FFO FFl
Qo
lo JI QI

c c
Ko Kl -
QI

CLK

c K J I
I
l I
I
2
I I 3I
I
I I
I
4

Qo J I I I
I

Q, I
 Pencacah sinkron biner 3-bit ( 1)

HIGH
FFO FF l FF2
) QI
Q,JIQ,
Jo I
: J, Q...,
.12
-... c C> c
C> c

Ko K,
K ..,

CLK

CLK

Qo j 1 l
I
I

QI
I
Q..
Pencacah sinkron biner 3-bit (2)

Tabel kondisi output pencacah

 Struktur Internal IC 7493

CK.Pi. NC A QD Q QC
14 [] 12 1i 10 9 8

Q
c c

7
NC
 Up Counter

0 1 2 3
 Down Counter

A four-bit synchronous ''down'' counter

Vdd

a a j Q
Q
c c
K K
II
K

This flip-flop
t
This flip-flop
t
This flip-flop This flip-flop
toggles on toggles only toggles only toggles only if
e1tel}' clock if Q0 is "'high if Q0 AND Or Q0 AND Or AND
pulse are "'high"' Q2
are "'high··
 Up/Down Counter

u-
1-J DCBA
0 J 0- >- J 0 - -J 0
-<>
FF A ....( >
FF B FF C FF D
1- K fi - K fi K fi - K fi
LK
Sinkronus Counter Up 4-Bit

J 0 J 0 J 0 J 0
FFA FF B FF C FF D
K fi K fi K fi K fi
CLK
Sinkronus Counter Down 4-Bit
 PRESETTABLE COUNTERS
Can be preset to any desired count. To operate:
1. Apply desired count to parallel data inputs P2, P1, P0.
2. Apply a low pulse to the parallel load input PL.
P2 P1 Po PARALLEL
DATA
INPUTS

5V
+V
S S S
Q J Q J Q J
CP CP CP
QN K QN K QN K
R R R
5V

CLOCK
PARALLEL
LOAD
__
PL
 BCD COUNTER

•Binary counter that counts from 0000 to 1001 before it

recycles (MOD-10).

Hundreds Tens Unit

s
BCD Input
BCD BCD
counter counter counter
D C B A DCBA DCBA
Decoder/display 0-9 Decoder/display 0-9 Decoder/display 0-9
 Johnson Counter

Shift register in which the inverted output of the last FF is fed

back to the input of the first FF.

5V

S S S S
DQ DQ DQ DQ
CP Q CP Q CP Q CP Q
N
R N R N R N R
0V

0V

clk
 Johnson Counter

Da, DOa

L 02
0
>CLK
-
>CLK ' ..

CLOC K
>CLK
-01
-Oo -
rl_Sl_ll_
--
-02 (a)

1 2 3 4 5 6 7
CLOC
K

02
_J
o,

Oo

(b)

CLOCK
02 o, pulse
0 Oo
0 0 0
1 0 0 1
1 1 0 2
1 1 3
0
0
1
0
,1
1 4
5
0 0 0 6
1 0 0 7
1 1 0 8

-
-
(C)
(d)
 Ring Counter

Shift register counter with feedback from Q of last FF back to first FF

 Ring Counter

Outpul
µ: to /Ji

I
 COUNTER TYPES
Asynchronous Counter (a.k.a. Ripple or Serial Counter):
each FF is triggered one at a time with output of one FF serving as
clock input of next FF in the chain.
Synchronous Counter (a.k.a. Parallel Counter): all the FF’s in the
counter are clocked at the same time.
Up Counter: counter counts from zero to a maximum count.
Down Counter: counter counts from a maximum count down to zero.
BCD Counter: counter counts from 0000 to 1001 before it recycles.
Ring Counter: shift register in which the output of the last FF is
connected back to the input of the first FF.
Pre-settable Counter: counter that can be preset to any
starting count either synchronously or asynchronously
Johnson Counter: shift register in which the inverted
output of the last FF is connected to the input of the first
FF.
 REGISTER
Dalam elektronika digital seringkali diperlukan penyimpan data
sementara sebelum data diolah lebih lanjut. Elemen penyimpan
dasar adalah flip-flop. Setiap flip-flop menyimpan sebuah bit
data. Sehingga untuk menyimpan data n-bit, diperlukan n buah
flip-flop yang disusun sedemikian rupa dalam bentuk register
 SHIFT REGISTER
Suatu metode pengidentifikasian register geser adalah bagaimana data dimuat dan
dibaca dari unit penyimpanan, seperti yang ditunjukan pada gambar diatas. Dari
sistem kerja dari register geser, register geser dapat di klasifikasikan dalam beberapa
jenis sebagai berikut.
SISO (Serial In Serial Out Register), Register geser jenis ini tidak mengubah format
data, karena dengan data input seri dan dikeluarkannya dalam format seri juga,
yang berubah adalah nilai dari data tersebut.
SIPO (Serial In Parallel Out Register), Register geser ini akan menggeser data seri
dan mengeluarkannya dalam format paralel tanpa mengubah nilai data tersebut.
PISO (Parallel In Serial Out Register), Register geser ini hanya mengubah format
data paralel menjadi serial tanpa mengubah nilai dari data tersebut.
PIPO (Parallel In Parallel Out Register), Register geser tipe ini akan mengubah
nilai dari data yang digeser dengan format data tetap paralel.
SHIFT REGISTER
SHIFT REGISTER
SHIFT REGISTER
SELESAI