PENDAHULUAN
1
BAB II
PEMBAHASAN
2
instruksi. Perancangan perangkat keras FPGA dilakukan dengan cara mengatur koneksi
antara ratusan ribu hingga jutaan transistor yang tersedia pada chip sehingga terbentuk
sebuah fungsi baru dalam suatu aplikasi baru.
Pengertian terprogram (programmable) dalam FPGA adalah mirip dengan
interkoneksi saklar dalam breadboard yang bisa diubah oleh pembuat rancangan. Dalam
FPGA, interkoneksi ini bisa diprogram kembali oleh pengguna maupun perancang di
dalam lab atau lapangan (field). Oleh karena itu jajaran gerbang logika (Gate Array) ini
disebut field-programmable. Jenis gerbang logika yang bisa diprogram meliputi semua
gerbang dasar untuk memenuhi kebutuhan yang manapun.
3
emitor. Transistor merupakan sejaah awal pembuatan FPGA, bersifat semikonduktor,
penguat dan switching.
SRAM (Static Random Access Memory ) adalah memory yang data didalamnya tetap
tersimpan dengan baik walaupun tak diberi penyegaran/refresh oleh CPU (Automatis
refresh).
DRAM (Dinamic Random Access Memory) adalah jenis RAM yang menyimpan
setiap bit data yang terpisah dalam kapasitor dalam satu sirkit tertentu , Memory ini
butuh di refresh dan merupakan jenis chip computer yang banyak digunakan.
SPLD (Simple Programmable Logic Devices)adalah perngkat logic terprogram yang
tersimpel, terkecil, dan cukup mahal bentuknya. SPLD dapat digunakan di papan
untuk menggantikan komponen TTL seri 7400 (and, or, not gates).
CPLD (Comlex Programmable logic Devices ) adalah perangkat logika terprogram
dengan gabungan antara PALs dan FPGAs. Terdiri dari lapisan interconnect ,gates
,dan flip flop.
ASIC adalah IC yang hanya digunakan pada keperluan tertentu , kompleksitas IC ini
cukup tinggi jadi tidak muat pada CPLD.
4
2.5 Rangkaian FPGA / isi dari FPGA
Bila dilihat dari segi bentuknya, FPGA tak berbeda jauh dengan bentuk IC-IC lainnya.
Hanya saja, bila dilihat dari isinya FPGA memiliki bagian yang berbeda dengan
komponen IC pada umumnya. Berikut isi dari FPGA pada umumnya:
1. Configure Logic Blocks (CLB). Bisa dikatakan, bagian inilah yang akan
memproses segala bentuk rangkaian logika yang dibuat oleh user/pemakai.
2. I/O Blocks. Sebagai interface antara external pin dari device dan internal user logic
3. Programmable Interconnect. Bagian ini berisi wire segments dan programmable
switches atau biasa disebut saklar , selain itu bagian ini juga akan menghubungkan
antara CLB satu dengan CLB lainnya.
Sebuah FPGA tersusun dari sebuah bagian yang bernama “logic-cell” (Logic
Blocks), yang kemudian pada perkembangannya saling terhubung satu sama lain.
Kumpulan-kumpulan dari logic cell ini berjumlah ratusan bahkan ribuan dan membentuk
sauatu fungsi yang kompleks. Sebuah logic cell pada dasarnya terdiri atas sebuah lookup
table(LUT), D flip-flop, dan sebuah multiplekser 2 ke 1.
1. Look Up Table (LUT) merupakan sejenis RAM (Random Acces Memory) yang
berkapasitas kecil. Di dalam FPGA, LUT ini memegang peranan penting dalam
proses implementasi fungsi-fungsi logika. Selain itu, LUT ini berciri khas
memiliki input sejumlah 4 buah.
2. D Flip Flop. Seperti yang diketahui, flip-flop (Bistable Multivibrator) dalah suatu
rangkaian sel biner yang memiliki dua buah output yang saling berkebalikan
keadaannya (0 atau 1). Di dalam FPGA, terdapat sebuah jenis flip-flop yaitu D
flip-flop atau Data flip flop. Rangkaian D flip-flop ini berfungsi sebagai rangkaian
logika sekuensial dimana di dalamnya terdapat peralatan memori dan pewaktu.
3. Multiplekser 2 ke 1. Sebuah multipleser adalah piranti digital yang bekerja
sebagai switch (saklar) yang menghubungkan data dari n masukkan ke sebuah
keluaran. Multiplekser berfungsi untuk memilih beberapa input untuk hanya
menjadi 1 output saja. Di dalam FPGA, terdapat rangkaian multiplekser 2 ke 1
yang artinya, multiplekser tersebut memiliki 2 buah input dan 1 buah output.
5
2.6 Arsitektur FPGA
FPGA terdiri dari Configurable Logic Blocks (CLB), Input / Output Blocks (IOB),
dan Programmable Switch Matrix (PSM). CLB merupakan blok untuk membangun
komponen-komponen combinational/sequential.
Untuk dapat membentuk CLB dibutuhkan truth table dalam memb angun jalur
logika. IOB merupakan blok yang digunakan untuk mengirimkan sinyal keluar dari chip
dan sekaligus memb aca sinyal yang masuk ke dalam chip. PSM merupakan penghubung
yang bisa diatur sedemikian rupa untuk menghubungkan antar CLB dan CLB dengan IOB
secara horisontal maupun secara vertikal, serta dapat mengeluarkan fan out (kemampuan
untuk mengirimkan data ke banyak sumber untuk dijadikan input sekaligus) untuk
multiple output. Jadi, output dari CLB yang satu dapat dihubungkan ke input CLB yang
lain melalui multip le PSM. Arsitektur FPGA pada dasarnya ditunjukkan seperti Gambar
2.2, tetapi masing-masing vendor memiliki cara tersendiri dalam mengatur isi dari
struktur masing-masing blok.
6
(mode master) atau Data dapat dituliskan pada FPGA dari eksternal device ( mode slave
dan peripheral).
BAB III
PENUTUP
7
3.1 Kesimpulan
Dari materi diatas mengenai FPGA dapat disimpulkan bahwa perangkat lunak
Xilinx ISE sebagai pengembangan FPGA mempunyai kemampuan untuk
melakukan optimilisasi penggunaan kapasitas pada desain. Simulasi atas
perancangan dan implementasi sistem memberikan hasil yang mendektai
perhitungan. Perbedaan hasil perhitungan dan hasil perancangan disebabkan
karena sistem yang dirancang hanya menggunakan format bilangan bulat,
sementara hasil perhitungan menggunakan format bilangan real.
8
DAFTAR PUSTAKA
www.bagaskawarasan.wordpress.com/2011/10/12/fpga-field-programmable-gate-array/
www.utamisl.blogspot.co.id/2016/02/makalah-fpga.html