a.

Rangkaian JK FF menggunakan LiveWire

 Pada FF JK ini masukan J dan K disebut masukan pengendali karena kedua

masukan ini yang menentukan keaadaan yang harus dipilih oleh FF pada saat
pulsa dengan pinggiran positif masuk ke kaki clock FF tersebbut. Pulsa ini
kemudian dicacah dan menghasilkan keluaran pada kaki Q dan Q

 Saat lampu padam maka Ch pada grafik tetap, lampu nyala Ch pada grafik akan
naik sinyal persegi dan akan kelbali datar ketika lampu padam

 Peka terhadap transisi turun = ketika lampu padam maka secara otomatis grafik
akan terbentuk dari 1 ke 0 sebagai sisi turun atau sisi menuju negative

 Logika L = input berlogika 1 sehingga mengakibatkan Ch 3 pada grafik turun,

Logika H= input dihubungkan ke sumber sehingga mengakibatkan keluaran Ch 3
pada grafik akan naik
b. Rangkaian pencacah mod 10

 Fungsi AND = mengubah nilai 1 pada Q1 dan Q2 dalam waktu yg singkat

berubah menjadi 0 agar cacahan menjadi 0000
 diagram pewaktuan pada grafik untk Ch 5 = cacah max mod 10 adalah 1001,
berikutnya harus kembali kecacah awal 0000. Akan tetapi cacah setelah 1001
adalah 1010. Ini berarti Q3, Q2,Q1,Q0 = 1,0,1,0. Agar menjadi cacahan 0000
maka Q3 dan Q1 harus dijadika 0 dgn cara memberikan gerbang NAND dan
outputnya diumpan kepada masukan clear. Akibatnya nilai Clr = 0. Ini akan
mereset semua flip flop sehingga Q3, Q2, Q1 Q0 sama dengan 0000. Pada
keadaan reet tsb maka akan menyebabkan keluaran Ch 5 pada grafik. Selanjutnya
pencacahan akan dimulai melakukan pencacahan dari awal lagi
 Pada saat counter mencapai hitungan decimal 10 , maka output QD = 1, QC =0,
QB =1 ,QA = 0. Output ini digunakan sbg input bagi rangkaian pengen dali reset.
Dengan keaadan output spt diatas, maka output pengendali akan menghasilkan
logika 0, output hitungan decimal q0 hany terjadi sesaat, karena adanya sinyal
reset yang menyebabkan couter reset ke kedudukan awal 0000
c. Bangun rangkaian yang sama menggunakan aplikasi EWB dan proteus