Field Effect Transistor (FET) adalah komponen Elektronika aktif yang

menggunakan Medan Listrik untuk mengendalikan Konduktifitasnya. FET dalam

bahasa Indonesia disebut dengan Transistor Efek Medan. Dikatakan Field Effect atau
Efek Medan karena pengoperasian Transistor jenis ini tergantung pada tegangan
(medan listrik) yang terdapat pada Input Gerbangnya. FET merupakan Komponen
Elektronika yang tergolong dalam keluarga Transistor yang memilki tiga terminal kaki
yaitu Gate (G), Drain (D) dan Source (S).
FET memiliki fungsi yang hampir sama dengan Transistor bipolar pada
umumnya. Perbedaannya adalah pada pengendalian arus Outputnya. Arus Output
(IC) pada Transistor Bipolar dikendalikan oleh arus Input (I B) sedangkan Arus Output
(ID) pada FET dikendalikan oleh Tegangan Input (VG) FET. Jadi, perbedaan yang paling
utama antara Transistor Bipolar (NPN & PNP) dengan FET adalah terletak pada
pengendalinya (Bipolar menggunakan Arus sedangkan FET menggunakan Tegangan).
FET sering disebut juga dengan Unipolar Transistor, hal ini dikarena FET adalah
Transistor yang bekerja bergantung dari hanya satu pembawa muatan saja, apakah
itu Elektron maupun Hole. Sedangkan pada Transistor Bipolar (NPN & PNP), terdapat
dua pembawa muatan yaitu Elektron yang membawa muatan Negatif dan Hole
sebagai pembawa muatan Positif.
Jika dibandingkan dengan Transistor Bipolar, FET memiliki beberapa kelebihan
dan kelemahan. Salah satu kelebihan FET adalah dapat bekerja dengan baik di
rangkaian elektronika yang bersinyal rendah seperti pada perangkat komunikasi dan
alat-alat penerima (receiver). FET juga sering digunakan pada rangkaian-rangkaian
elektronika yang memerlukan Impedansi yang tinggi. Namun pada umumnya, FET
tidak dapat digunakan pada perangkat atau rangkaian Elektronika yang bekerja untuk
penguatan daya tinggi seperti pada perangkat Komunikasi berdaya tinggi dan alat-
alat pemancar (transmitter).
Field Effect Transistor (FET) atau Transistor Efek Medan ini diciptakan dan dipatenkan
oleh Julius Edgar Lilienfeld pada tahun 1926 dan juga oleh Oscar Hell di tahun 1934.

5.1. Konfigurasi dan Simbol FET

Simbol FET pada skema rangkaian elektronika digambarkan seperti pada gambar 5.1.

4
 Gambar 5.1. Simbol Komponen FET : (a) Tipe-N dan (b) Tipe-P
Transistor FET terdiri dari dua jenis, yaitu JFET (junction FET) dan MOSFET
(metal oxide semiconductor FET). Pada dasarnya kedua jenis transistor JFET dan
MOSFET memiliki prinsip kerja yang sama, namun tetap ada perbedaan yang
mendasar pada struktur dan karakteristiknya.

5.2. Transistor JFET

Struktur transistor JFET kanal-N dan kanal-P ditunjukkan pada gambar 5.2. JFET
kanal-N dibuat dari bahan semikonduktor tipe-N dan JFET kanal-P dibuat dari
semikonduktor tipe-P.

Gambar 5.2. Struktur JFET : (a) Kanal-N dan (b) Kanal-P

Kaki Transistor JFET terdiri dari : Drain (D) pada ujung atas, Source (S) pada
ujung bawah, pada kedua sisi kiri dan kanan terdapat implant semikonduktor yang
berbeda tipe. Terminal kedua sisi implant ini terhubung satu dengan lainnya secara
internal yang dinamakan Gate (G).
Istilah Field Effect (efek medan listrik) berasal dari prinsip kerja transistor yang
berkenaan dengan lapisan deplesi (depletion layer). Lapisan deplesi (pada gambar 5.2
ditunjukkan dengan warna kuning) terbentuk antara semikonduktor tipe-N dan tipe-
P, karena bergabungnya elektron dan hole di sekitar daerah perbatasan. Seperti

5
medan listrik, lapisan deplesi ini dapat membesar atau mengecil tergantung dari
tegangan antara gate dengan source.

5.2.1. JFET Kanal-N

Pada Transistor JFET kanal-N, Drain dan Source transistor dibuat dengan
semikonduktor tipe-N dan Gate dengan tipe-P. JFET Kanal-N ditunjukkan pada gambar
5.3. Tegangan bias antara Gate dan Source adalah tegangan reverse bias atau bias
negatif. Tegangan bias negatif berarti tegangan Gate lebih negatif terhadap Source.

Gambar 5.3. Transistor JFET Kanal-N dengan Gate-Source diberi bias negatif
Dari gambar 5.3 dapat dilihat bahwa elektron yang mengalir dari Source menuju Drain
harus melewati lapisan deplesi. Banyaknya elektron yang mengalir dari Source menuju
Drain tergantung dari ketebalan lapisan deplesi, dimana lapisan deplesi dapat
menyempit, melebar atau membuka tergantung dari tegangan gate terhadap Source.
Jika Gate semakin negatif terhadap Source, maka lapisan deplesi akan semakin
menebal. Lapisan deplesi bisa saja menutup seluruh kanal transistor bahkan dapat
menyentuh Drain dan Source, pada saat hal ini terjadi maka tidak ada arus yang dapat
mengalir atau sangat kecil sekali. Hal ini berarti jika tegangan Gate semakin negatif
terhadap Source, maka semakin kecil arus yang dapat melewati kanal Drain dan
Source.
Karena tegangan bias yang negatif, maka arus Gate (IG) akan sangat kecil
sekali. Karena gerbang hampir tidak mengambil arus balik maka perbandingan
iO / iin menjadi sangat besar. Dengan demikian impedansi masuk JFET dapat

6
mencapai puluhan atau ratusan megaohm. Ini merupakan kelebihan menyolok
antara JFET dan transistor bipolar .

5.2.2. JFET Kanal-P

Transistor JFET kanal-P memiliki prinsip yang sama dengan JFET kanal-N, JFET
kanal-P menggunakan semikonduktor tipe-P. Sehingga polaritas tegangan dan arah
arus berlawanan jika dibandingkan dengan transistor JFET kanal-N.

5.3. Karakteristik JFET

5.3.1. Kurva Drain
Kurva drain menyatakan besar arus drain (ID) yang terjadi terhadap tegangan
drain-source (VDS). Kurva Drain mirip dengan kurva kolektor dari transistor bipolar,
hanya variabel pengendalinya yang berbeda yaitu tegangan gate.
Pada saat tegangan gate 0V, jika VDD ditambah maka VDS juga bertambah, ID
akan bertambah sebanding dengan pertambahan tegangan VDS. Besarnya resistansi
saluran dapat dirubah dengan memberi tegangan pada gate, sehingga JFET biasa juga
disebut sebagai resistor terkendali tegangan. Setelah mencapai nilai tegangan tertentu
pertambahan arus berhenti dan ID menjadi konstan meskipun tegangan VDS terus
ditambah. Tegangan pada saat arus berhenti bertambah dinamakan tegangan Pinch-
Off (VP). Gambar 5.4 menunjukkan Transistor JFET diberi bias.

Gambar 4. Tegangan bias Transistor JFET Kanal-N : (a) Diberi bias negatif dan
(b) Gate dan Sorce dihubung singkat
Dari gambar kurva drain, arus Drain ID tetap (konstan) setelah VDS melewati suatu
besar tegangan tertentu yang disebut VP.

7
Tegangan gerbang yang menyebabkan terputusnya arus dari sumber ke gerbang
disebut VGS(cut off) atau tegangan PINCHOFF (VP).

Gambar 5.5. Kurva Drain IDS terhadap VDS

Tegangan maksimum (breakdown voltage) adalah dimana arus tiba-tiba menjadi tidak
terhingga. Daerah antara VP dan VDS(mak) disebut daerah aktif (active region),
sedangkan 0 volt sampai tegangan VP disebut daerah Ohmic (Ohmic region).
Daerah Ohmic adalah daerah pada tegangan V DS antara 0 volt sampai tegangan
pinchoff VP=4 volt, dimana arus ID menaik dengan kemiringan yang tetap. Pada saat
bekerja pada daerah Ohmic, JFET berlaku seperti resistor dan besar resistansinya
dapat dihitung dengan persamaan (1).
VP
RDS = ............................................................................. (1)
I DSS

Dimana : RDS = ohmic resistance

Tegangan Cut-off Gate

Tegangan cut-off gate-source (VGS(off)) merupakan tegangan pada saat arus ID sangat
kecil sekali dan hampir nol, pada gambar 5.5 pada kurva dengan VGS=-4V.
VGS(off) = -VP

5.3.2. Kurva Transkonduktansi JFET

Kurva Transkonduktansi adalah kurva yang menunjukkan perbandingan antara
arus drain (ID) dengan tegangan gate-source (VGS). Kurva transkonduktasi tidak

8
berupa garis lurus, yang menyatakan bahwa hubungan antara arus keluaran dan
tegangan masukan tidak linier.

Gambar 5.6. Kurva Transkonduktasi JFET

Transkonduktasi adalah besaran AC, sehingga nilainya berbeda untuk setiap titik
kurva, dan dapat dihitung dengan perubahan kecil pada arus drain (ID) dibagi dengan
perubahan pada tegangan gate-source (VGS).

I D Id
gm = atau dalam notasi ac gm = ................................... (2)
VGS V gs

5.3.3. Resistansi dan Kapasitansi Input

Pada Gate-source JFET beroperasi dengan tegangan bias balik, sehingga
resistansi input pada gate sangat tinggi. Hal ini menjadi keuntungan bagi JFET
dibandingkan Transistor bipolar, yaitu resistansi input yang tinggi.
IGSS pada tegangan gate-source tertentu, resistansi input dapat dihitung dengan
persamaan (3).

VGS
Rin = ...................................................................................... (3)
I GSS

Contoh :
Lembaran data JFET 2N5457 memberikan nilai maksimum dari VGS = -15V adalah
IGSS= -2 nA pada suhu 250C, maka resistansi inputnya adalah

VGS 15V
Rin = = = 7,5 G
I GSS − 2nA

9
5.4. Metode Prategangan JFET
Ada beberapa macam prategangan pada JFET :
a. Prategangan (bias) Gerbang
b. Prategangan sendiri (self -bias)
c. Prategangan pembagi tegangan & Bias sumber
d. Bias sumber arus :
• catu tunggal
• Dua catu

5.4.1. Prategangan Sendiri (Self-Bias)

Gambar 5.7 menunjukkan metode pembiasan (prategangan) sendiri pada JFET,
tidak ada tegangan gate, artinya gate dibias 0V dengan resistor R G yang dihubungkan
dengan ground. Gerbang diberi tegangan reverse (balik) dengan menggunakan
tahanan sumber Rs.
+ VDD

RD
D
 0V
G

RG RS

Gambar 5.7. Pembiasan Sendiri

Untuk mendapatkan tegangan negatif pada gate dapat dibuat dengan menerapkan
tegangan positif pada source. Pada gambar 5.7 kanal-N, ID akan menghasilkan sebuah
tegangan jatuh pada RS, sehingga terminal source menjadi positif terhadap ground.
Tegangan gate-source, dimana VG = 0V dan VS = IDRS adalah :
VGS = VG − VS = 0 − I D RS
VGS = − I D RS .............................................................................. (4)

Tegangan gate-source bernilai negatif, sehingga merupakan reverse bias. Sedangkan

tegangan drain terhadap ground ditentukan dengan persamaan (5).
VD = VDD – IDRD ............................................................... (5)

10
Dimana VS = IDRS, maka tegangan drain-source adalah
VDS = VD − VS = VDD − I D (RD + RS ) ........................................... (6)

Garis Beban Prategangan sendiri

Gambar 5.8. Garis beban prategangan sendiri

Karena RS merupakan konstanta kesebandingan antara ID dan VGS maka
dengan berubahnya nilai Rs akan berubah pula posisi dari Q.
Untuk mendapatkan output yang baik maka Q sebaiknya ada di tengah kurva
transkonduktansi .
Persamaan yang mendekati kondisi tersebut adalah :
− VGS (cutoff )
Rs = .............................................................................. (7)
I DSS

Bila lembaran data JFET menentukan lengkungan transkonduktansi, titik Q dari JFET
berprategangan-diri dari lembaran data JFET dapat ditentukan sebagai berikut :
1. Pilihlah harga arus penguras yang paling baik.
2. Kalikan harga arus yang ditaksir itu dengan RS.
3. Gambarkan arus yang ditaksir dan VGS yang diperoleh dari arus itu.
4. Tariklah garis melalui titik yang telah digambar tadi dan titik nol.
5. Bacalah koordinat titik Q.

Misalkan :
Bila RS = 470 . Dari lembar data lengkungan transkonduktansi pada gambar 5.9.
• Taksir harga arus penguras yg paling baik, yaitu ½ dari IDSS = 5 mA.
VS = (5 mA) (470) = 2,35 V

11
 Berarti VGS = -2,35 V
• Gambarkan titik tersebut, dan kita dapat membaca perkiraan harga titik Q sbb :
ID = 4,3 mA VGS = -2 V

Gambar 5.9. Kurva Transkonduktansi

Tentukan tegangan VDS dan VGS jika diketahui nilai-nilai VDD = 10V, RD = 1K,
RG=10M!
VD = VDD – IDRD = 10V – (4,3mA)(1K)
= 5,7 Volt
Sehingga VDS = VD – VS = 5,7V – 2,35V
= 3,35 volt
Kurva transkonduktansi bisa digunakan untuk menentukan berapa nilai resistansi
untuk pembiasan sendiri RS. Misalkan pada grafik kurva transkonduktasi pada gambar
5.9. Gambar garis lurus mulai titik asal ke titik dimana V GS(off) = -6V dan IDSS = 10mA,
kemiringan garis ini digunakan untuk menentukan nilai R S yaitu :
VGS (cutoff ) 6V
Rs = = = 0,6 K
I DSS 10 mA
Titik potong antara garis R dengan kurva transkonduktasi menghasilkan titik Q.
Contoh :
1) Sebuah JFET memiliki spesifikasi sebagai berikut : I DSS(min) = 1 mA, IDS(maks) =
5mA, VGS(off)min = -0,5 V dan VGS(off)maks = -6 V. Tentukanlah resistansi untuk
pembiasan sendiri bagi JFET tersebut !

12
Penyelesaian :
Nilai-nilai yang mungkin untuk JFET tersebut adalah :

VGS ( off ) min 0,5V

Rs = = = 500 dan
I DSS (min) 1mA

VGS ( off ) maks 6V

Rs = = = 1,2 K
I DSS ( maks) 5mA
Pilihan yang terbaik adalah nilai standart resistansi yang ada diantara kedua nilai
tersebut, yaitu 820 . Untuk pembuktiannya, gambarkan resistansi tersebut pada
kurva transkonduktansi sehingga diperoleh titik Q minimum dan maksimum.

Gambar 5.10. Grafik Tanskonduktasi dengan titik Q minimumn dan maksimum

Dari gambar terlihat bahwa resistansi 820  adalah pilihan yang tepat, naik pada titik
Q minimum maupun titik Q maksimum.

2) Sebuah JFET MPF3821 memiliki kurva transkonduktasi seperti gambar 5.11, dari
kurna transkonduktasi tersebut terntukan nilai VS dan ID dan dari hasil tersebut
tentukan nilai VDS !

13
 Gambar 5.11. Kurva transkonduktansi JFET MPF 3821
Penyelesaian :

Gambar 5.12. JFET bias sendiri

Gambarkan garis yang menyatakan R = 2K, dari titik 0 ke (-4V, 2mA). Dari gambar
5.12 dapat dilihat bahwa VGS = -1,8V dan ID = 0,8mA. Karena VG = 0 dan VS = 1,8V,
maka :

VRD = I D .RD = 0,8mA x 2,7 K = 2,16V

VD = VDD − VRD = 9V − 2,16V = 6,84V

VDS = VD − VS = 6,84V − 1,8V = 5,04V
Dari hasil perhitungan ini garis beban pada kurva drain dapat digambarkan seperti
gambar 5.13.

14
 (a) Kurva Transkonduktansi (b) Garis beban JFET pada kurva Drain
Gambar 5.13. Kurva transkonduktansi dan garis beban JFET

5.4.2. Prategangan Pembagi Tegangan

Prategangan (Bias) pembagi tegangan seperti yang diterapkan pada transistor
bipolar dapat juga diterapkan pada JFET. Penerapan rangkaian pada kedua komponen
tersebut tidak berbeda, namun analisis dc-nya berbeda sekali. Rangkaian JFET dengan
bias pembagi tegangan ditunjukkan pada gambar 5.14.

+V DD

R1 RD

R2 VTH
RS

Gambar 5.14. Rangkaian JFET dengan bias pembagi tegangan

Dari rangkaian 5.14, rangkaian pembagi tegangan yang diberikan oleh oleh tahanan
R1 dan R2 tidak akan terbebani oleh JFET oleh karena IG = 0. Tegangan pada G (gate)
adalah sama dengan tegangan pada R2, yaitu :
R2
VG = VTH = .VDD
R1 + R2 ............................................................. (8)
Sesuai dengan Hukum Kirchoff Tegangan pada loop masukan, maka :

15
 VG = VGS + VS atau VS = VG – VGS .......................................... (9)
Dimana VS = ID.RD, maka : VGS = VG – ID.RD .......................................... (10)
Dari persamaan (10) terlihat bahwa nilai VGS ditentukan oleh ID dan RS juga
dipengaruhi oleh VG yaitu besaran yang terdiri atas R1, R2, dan VDD.
Untuk menentukan nilai ID, digunakan persamaan Shockley :
2
 V 
I D = I DSS 1 − GS 
 VP 
............................................................... (11)
Subsitusi pers. (11) ke dalam pers (10), maka didapatkan :

  V 
2

VGS = VG − I DSS 1 − GS  .RS
  VP  
2
 V 
VGS = VG − I DSS .RS 1 − GS 
 VP  ............................................................. (12)
2
 VGS 
1 − 
Faktor :  VP  diselesaikan dengan formula matematis :
(a – b)2 = a2 + b2 - 2ab
Sehingga didapatkan :


  VGS   VGS
2

VGS = VG − I DSS .RS 1 +  2  − 2 

  VP   VP 

 I R  2  2I R 
VGS = VG − I DSS .RS −  DSS 2 S VGS +  DSS S VGS
 VP   VP 
 I R  2  2I R 
0 = VG − VGS − I DSS RS −  DSS 2 S VGS +  DSS S VGS
 VP   VP 
 I DSS RS  2  2 I DSS RS 
 VGS + 1 − VGS + I DSS RS − VG = 0
 V 2 
 P   VP 
  
A B C ........................... (13)
Persamaan (13) diselesaikan dengan rumus ABC untuk mendapatkan nilai V GS. Syarat
VGS adalah harga VGS harus bernilai 0 sampai VP.

16
Setelah nilai VGS diperoleh subsitusi ke persamaan (11), maka nilai arus ID dapat
ditentukan seperti persamaan (15).
VG − VGS
ID =
RS ................................................................. (15)
Untuk mendapatkan VDS, dari loop keluaran Hukum Kirchoff Tegangan didapatkan :
VDD = VDS + I D RD + I D RS
VDD = VDS + I D (RD + RS )

VDS = VDD − I D (RD + RS )

.................................................... (16)
Contoh :
Suatu rangkaian JFET dengan bias pembagi tegangan seperti pada gambar dibawah,
dengan data JFET adalah : IDSS = 8 mA dan VP = -4V. Tentukan VGSQ, IDQ dan VDSQ.

Penyelesaian :
a) Dari rangkaian 5.10 didapatkan nilai VG dengan menggunakan pers. (8) :
270 K
VG = VTH = .16V = 1,82 volt
2,1M + 0,27 M
Dengan pers. (13)

 I DSS RS  2  2 I DSS RS 
 VGS + 1 − VGS + I DSS RS − VG = 0
 V 2 
 P   VP 

17
  (8mA)(1,5k )  2  2(8mA)(1,5K) 
 VGS + 1 − VGS + (8mA)(1,5k) − (1,82V ) = 0
 (− 4 )2
  ( −4) 
0,75 VGS + 7VGS + 10,18 = 0
2

Dengan menggunakan rumus ABC didapatkan :

VGS1 = -1,8 volt dan VGS2 = -7,53 volt
Nilai VGS yang memenuhi syarat adalah VGS1 = -1,8 volt karena terletak antara nilai
0 hingga VP = -4V.
b) Dengan mensubsitusikan nilai VGSQ = -1,8 volt ke persamaan (15) didapatkan :
𝑉𝐺 −𝑉𝐺𝑆
𝐼𝐷 = 𝑅𝑆

1,82V − (−1,8V )
= = 2,41 mA
1,5K
c) Dengan menggunakan pers. (16) didapatkan nilai VDS :
VDS = VDD − I D (RD + RS )

= 16V − 2,41mA(2,4 K + 1,5K) = 6,6 volt

5.5. Rangkuman
Salah satu kelebihan JFET adalah dapat bekerja dengan baik di rangkaian
elektronika yang bersinyal rendah seperti pada perangkat komunikasi dan alat-alat
penerima (receiver). Kelebihan JFET dibandingkan Transistor bipolar adalah
mempunyai Impedansi yang tinggi.
Titik kerja rangkaian JFET ditentukan oleh VGSQ dan IDQ, dimana beberapa
metode pemberian tegangan bias (prategangan) akan menentukan VGSQ dan IDQ.
Parameter transkonduktansi (gm) pada titik Q, akan menentukan nilai penguatan
tegangan (Av) suatu rangkaian penguat.

5.6. Latihan
1. Suatu rangkaian penguat JFET dengan self-bias seperti pada gambar dibawah
ini, diketahui data JFET adalah sebagai berikut: IDSS = 8 mA dan Vp =-6 Volt.
Tentukan: a) VGSQ
b) IDQ
c) VDSQ

18
2. Suatu rangkaian penguat JFET dengan bias pembagi tegangan ditunjukkan pada
gambar dibawah ini. Diketahui data JFET adalah: IDSS = 12 mA dan Vp =-6 Volt.
Tentukan : (a) VGSQ, (b) IDQ dan (c) VDSQ

19