PSEN
, dimana sinyal kontrol
PSEN
akan aktif saat mikrokontroler 8052 membaca program dari ROM. Dengan adanya sinyal kontrol
PSEN
ini kita dapat menggunakan ROM dan RAM pada alamat yang sama dengan cara
membedakan rangkaian buffernya. Adapun timming diagram dari mikrokontroler 8052 adalah
sebagai berikut :
Timming Diagram membaca program dari ROM
Dari timming diagram diatas kita dapat merancang rangkaian buffer membaca data dari ROM
DROM (0...7)Menuju kaki Data ROM
AD (0....7))
U12
AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7
U5:B
ALE
2
3
4
5
6
7
8
9
A0
A1
A2
A3
A4
A5
A6
A7
4
6
PSEN 5
7432
19
1
B0
B1
B2
B3
B4
B5
B6
B7
18 DROM0
17 DROM1
16 DROM2
15 DROM3
14 DROM4
13 DROM5
12 DROM6
11 DROM7
CE
AB/BA
74LS245
Dari timming diagram diatas kita dapat merancang rangkaian buffer aliran data RAM
D(0...7)Menuju kaki Data RAM
AD (0....7))
U12
AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7
U5:B
ALE
U1
PSEN
Peta RAM
4
6
5
NOT
2
3
4
5
6
7
8
9
7432
19
1
A0
A1
A2
A3
A4
A5
A6
A7
CE
AB/BA
74LS245
B0
B1
B2
B3
B4
B5
B6
B7
18 D0
17 D1
16 D2
15 D3
14 D4
13 D5
12 D6
11 D7
0000
RAM-0 6116 (2 KB)
07FF
0800
Kosong
7FFF
8000
RAM-1 62256 (32 KB)
FFFF
Tabel Kebenaran RAM
Tipe
Memori
RAM-0
6116
(2k x 8 bit)
(07FF)
RAM-1
62256
address
Awal
Akhir
Awal
Akhir
(32k x 8 bit)
(7FFF)
Rangkaian Decoder RAM
Alamat
A11 A8
A7 A4
0000
0000
0111
1111
A3 A0
0000
1111
0000
0XXX
XXXX
XXXX
1000
1111
0000
1111
0000
1111
0000
1111
1XXX
XXXX
XXXX
XXXX
A15 A12
0000
0000
U1
A15
Menuju RAM-0
Menuju RAM-1
NOT
Rangkaian Lengkap
VCC
C3
C2
33p
33p
X1
U1
19
11.0592MHz
R101
10k
0.1u
18
XTAL1
AD[0..7]
A[8..15]
XTAL2
D2
1N4148
C1
U6
AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7
ALE
EA
PSEN
RST
30
31
29
3
4
7
8
13
14
17
18
1
11
D0
D1
D2
D3
D4
D5
D6
D7
U2
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
2 A0
5 A1
6 A2
9 A3
12 A4
15 A5
16 A6
19 A7
AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7
2
3
4
5
6
7
8
9
19
1
OE
LE
74LS373
P1.0/T2
P1.1/T2EX
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
P3.0/RXD
P3.1/TXD
P3.2/INT0
P3.3/INT1
P3.4/T0
P3.5/T1
P3.6/WR
P3.7/RD
A8
A9
A10
A11
A12
A13
A14
A15
10
11
12
13
14
15
16
17
3
4
7
8
13
14
17
18
1
11
8052
PROGRAM=BASIC-52.HEX,FP-52.HEX
D0
D1
D2
D3
D4
D5
D6
D7
2 A8
5 A9
6 A10
9 A11
12 A12
15 A13
16 A14
19 A15
AD0
AD1
AD2
AD3
AD4
AD5
AD6
AD7
2
3
4
5
6
7
8
9
19
1
OE
LE
U5:A
3
2
7432
U5:B
4
6
5
7432
U9
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
10
9
8
7
6
5
4
3
25
24
21
23
2
26
20
22
27
1
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
CE
OE
PGM
VPP
U3
D0
D1
D2
D3
D4
D5
D6
D7
11 DROM0
12 DROM1
13 DROM2
15 DROM3
16 DROM4
17 DROM5
18 DROM6
19 DROM7
D0
D1
D2
D3
D4
D5
D6
D7
9
10
11
13
14
15
16
17
D0
D1
D2
D3
D4
D5
D6
D7
U4
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
CE
OE
WE
6116
8 A0
7 A1
6 A2
5 A3
4 A4
3 A5
2 A6
1 A7
23 A8
22 A9
19 A10
18 A15
20
21
CE
AB/BA
A0
A1
A2
A3
A4
A5
A6
A7
CE
AB/BA
74LS245
NOT
18
17
16
15
14
13
12
11
U12
Q0
Q1
Q2
Q3
Q4
Q5
Q6
Q7
74LS373
U8
B0
B1
B2
B3
B4
B5
B6
B7
74LS245
U7
1
2
3
4
5
6
7
8
A0
A1
A2
A3
A4
A5
A6
A7
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
10
9
8
7
6
5
4
3
25
24
21
23
2
26
1
A0
A1
A2
A3
A4
A5
A6
A7
A8
A9
A10
A11
A12
A13
A14
20
27
22
27C128
CE
WE
OE
62256
U10
NOT
D0
D1
D2
D3
D4
D5
D6
D7
11
12
13
15
16
17
18
19
D0
D1
D2
D3
D4
D5
D6
D7
B0
B1
B2
B3
B4
B5
B6
B7
18 DROM0
17 DROM1
16 DROM2
15 DROM3
14 DROM4
13 DROM5
12 DROM6
11 DROM7
D0
D1
D2
D3
D4
D5
D6
D7