LAPORAN PRAKTIKUM ELEKTRONIKA DASAR II

Flip Flop

Dosen Pengampu : Yesiana Arimurti, M.Sc

DISUSUN OLEH

MAY NURHAYATI (K2315048)

PROGRAM STUDI PENDIDIKAN FISIKA

FAKULTAS KEGURUAN DAN ILMU PENDIDIKAN

UNIVERSITAS SEBELAS MARET

SURAKARTA

2016
 I. PENDAHULUAN
1.1 Judul
Flip Flop
1.2 Tujuan
1.2.1 Mengenal jenis rangkaian JK flip-flop
1.2.2 Mengetahui sifat dan prinsip kerja jenis rangkaian JK flip flop
II. DASAR TEORI
Flip flop merupakan suatu rangkaian logika yang mempunyai satu atau
beberapa masukan dan dua keluaran, keluaran yang satu merupakan komplemen
dari keluaran yang lain.
Dengan memberikan pulsa pada masukkan, keluaran flip flop dapat diubah
dari logika 0 menjadi 1 atau dapat pula dilakukan sebaliknya.
Flip flop terdiri dari beberapa jenis antara lain :
1. Reset-Set (RS) Flip-Flop (FF)
Reset-Set (RS) FF adalah rangkaian memori dasar yang mempunyai dua
output yang berlawanan yaitu : Q dan Q. Flip-flop ini dapat dibangun dengan
NAND gate dan NOR gate seperti gambar 4.1 sebagai berikut

2. Set-Reset flip-flop dengan clock

Tipe lain dari RS Flip Flop adalah Flip Flop yang memiliki sebuah terminal
input untuk pulsa CK (Clock). Fungsi dari pulsa ini adalah untuk
mengaktifkan FF sehingga diperoleh keadaan output yang sesuai dengan
keadaan R dan S yang diberikan pada FF tersebut.
3. Delay (D) flip flop
Satu variasi rangkaian RS-FF yang berguna adalah Delay Flip-flop, atau
sering disingkat D-FF. Seperti yang ditunjukkan pada diagram logika pada
gambar 1 dibawah ini, D Flip-flop dibangun dengan menggunakan input S
yang diinverter S sebagai sinyal input R. Input disimbolkan "D" untuk
membedakan operasi ini dengan tipe flip-flop yang lain. Hal ini tidak berbeda
bahwa sinyal input R diclock dua kali, sejak sinyal CLK akan membolehkan
sinyal-sinyal untuk lewat melalui kedua gerbang itu atau tidak lewat.
4. JK Flip Flop
Jenis lain dari flip flop adalah JK-FF. Input inputnya J dan K dari JK-FF
mengontrol keadaan output FF dengan cara yang sama seperti S dan R dari
RSFF. Kecuali bahwa pada keadaan J = K = 1 tidak menghasilkan keadaan
tak menentu melainkan keadaan yang berlawanan dengan keadaan
sebelumnya bila terjadi transisi CK yang sesuai. Keadaan seperti ini dikatakan
terjadinya operasi toogle.
5. Master Slave JK flip flop

6. Toggle (T) Flip Flop

JK flip merupakan salah satu rangkaian flip flop yang paling banyak
digunakan karena saat keadaan outputnya selalu stabil dan keadaan yang tidak
diharapkan tidak akan pernah terjadi.
Terdapat dua tipe dasar dari penggunaan bentuk pendetakan ketika menerpkan
sebuah rangkaian JK flip flop :
1. Pendetakan Pinggir
Memindahkan data masukkan ke keluaran pada sebuah clock transisi
sebelumnya
 2. Pendetakan Master Slave
Data masukkan dicontohkan ketika masukkan clock adalah tinggi dan
dipindahkan ke keluaran pada tepi yang terikut dari clock.
III. METODOLOGI
3.1 Alat dan Bahan
No Nama Alat dan Gambar Jumlah
Bahan
1. Baterai (9 volt) 1 buah

2. Kabel Buaya 2 buah

3. Kabel Jumper Secukupnya

4. IC 7400 1 buah
5. IC 7402 1 buah

6. Protoboard 1 buah

8. Lampu LED 1 buah

3.2 Prosedur Praktikum
3.2.1 Percobaan 1
1) Alat dan bahan disiapkan.
2) IC7400 (NAND) dipasang pada bagian tengah protoboard (posisi
cekungan).
3) Kabel input A dihubungkan dengan Kaki ke-1
4) Kabel input B dihubungkan dengan Kaki ke-5
5) Kaki ke-2 dihubungkan dengan kaki ke-6
6) Kaki ke-4 dihubungkan dengan kaki ke-3
7) Kaki ke-3 dihubungkan dengan led sebagai output QA
8) Kaki ke-6 dihubungkan dengan led sebagai output QB
9) Kaki ke-7 IC dihubungkan dengan ground dan kutub negatif baterai.
10) Kaki ke-14 IC dihubungkan dengan vcc (kutub positif batera)i.
11) Input A dan B dimasukkan. (Input 1 dilakukan dengan cara mencabut
jumper , sedangkan input 0 dilakukan dengan cara menghubungkan
dengan ground) secara berurutan sesuai dengan tabel
Tabel Input A dan B
A B
1. 0 0
2. 1 0
3. 1 1
4. 0 1
5. 1 1
6. 0 1
7. 1 1
8. 1 0
9. 1 1
10. 1 0
11. 1 1
12. 0 1
 13. 1 1

12) Mengamati keluaran yang dihasilkan pada QA QB

13) Mengulangi langkah 11 dan 12 dengan mengubah input A dan B hingga
diperoleh 12 data hasil percobaan.

3.2.2 Percobaan 2
1) Alat dan bahan disiapkan.
2) IC7400 (NAND) dipasang pada bagian tengah protoboard (posisi
cekungan).
3) Kabel input A dihubungkan dengan Kaki ke-1
4) Kabel input B dihubungkan dengan Kaki ke-5
5) Kaki ke-2 dihubungkan dengan kaki ke-4
6) Kaki ke-3 dihubungkan dengan kaki ke-9
7) Kaki ke-6 dihubungkan dengan kaki ke-13
8) Kaki ke-10 dihubungkan dengan kaki ke-11
9) Kaki ke-12 dihubungkan dengan kaki ke- 8
10) Kaki ke-8 dihubungkan dengan led sebagai output QA
11) Kaki ke-11 dihubungkan dengan led sebagai output QB
12) Kaki ke-7 IC dihubungkan dengan ground dan kutub negatif baterai.
13) Kaki ke-14 IC dihubungkan dengan vcc (kutub positif batera)i.
14) Input A dan B dimasukkan. (Input 1 dilakukan dengan cara mencabut
jumper , sedangkan input 0 dilakukan dengan cara menghubungkan
dengan ground) secara berurutan sesuai dengan tabel
A B
1. 1 1
2. 1 0
3. 0 0
4. 1 1
5. 0 1
6. 0 0
15) Mengamati keluaran yang dihasilkan pada QA QB
16) Mengulangi langkah 14 dan 15 dengan mengubah input A dan B hingga
diperoleh 6 data hasil percobaan.

3.2.3 Percobaan 3
1) Alat dan bahan disiapkan.
2) IC7402 (NOR) dipasang pada bagian tengah protoboard (posisi
cekungan).
3) Kabel input A dihubungkan dengan Kaki ke-1
4) Kabel input B dihubungkan dengan Kaki ke-6
5) Kaki ke-3 dihubungkan dengan kaki ke-4
6) Kaki ke-5 dihubungkan dengan kaki ke-1
7) Kaki ke-1 dihubungkan dengan led sebagai output QA
8) Kaki ke-4 dihubungkan dengan led sebagai output QB
9) Kaki ke-7 IC dihubungkan dengan ground dan kutub negatif baterai.
10) Kaki ke-14 IC dihubungkan dengan vcc (kutub positif batera)i.
11) Input A dan B dimasukkan. (Input 1 dilakukan dengan cara mencabut
jumper , sedangkan input 0 dilakukan dengan cara menghubungkan
dengan ground) secara berurutan sesuai dengan tabel
A B
1. 1 1
2. 1 0
3. 0 0
4. 1 1
5. 0 1
6. 0 0

14) Mengamati keluaran yang dihasilkan pada QA QB

15) Mengulangi langkah 11 dan 12 dengan mengubah input A dan B hingga
diperoleh 6 data hasil percobaan.
3.3 Skema Alat
Skema Pada Simulasi Skema Pada Praktikum
Gerbang NAND Bistable Sederhana

SR Bistalble dengan penggunaan gerbang NAND

SR Bistable Dengan Gerbang NOR

IV. ANALISA HASIL DAN PEMBAHASAN
4.1 Analisa Hasil
4.1.1 Hasil Percobaan
Percobaan 1
A B QA QB
1. 0 0 1 1
2. 1 0 0 1
3. 1 1 0 1
4. 0 1 1 0
5. 1 1 1 0
6. 0 1 1 0
7. 1 1 1 0
8. 1 0 0 1
9. 1 1 0 1
10. 1 0 0 1
11. 1 1 0 1
12. 0 1 1 0
13. 1 1 1 0

Percobaan 2
A B QA QB
1. 1 1 1 1
2. 1 0 1 0
3. 0 0 1 0
4. 1 1 1 1
5. 0 1 0 1
6. 0 0 0 1
 Percobaan 3
A B QA QB
1. 1 1 0 0
2. 1 0 0 1
3. 0 0 0 1
4. 1 1 0 0
5. 0 1 1 0
6. 0 0 1 0

4.2 Pembahasan
Rangkaian Reset-Set (RS) Flip Flop (FF) memiliki dua buah output yang
nilainya saling berlawanan yaitu : QA dan QB. Reset-Set (RS) FF Flip-flop ini
dapat dibangun dengan gerbang NAND maupun gerbang NOR seperti pada
skema percobaan 1 dan 3.
Pada percobaan 1 yaitu Operasi logika dari RS-FF dengan menggunakan gerbang
NAND bistable sederhana dapat menghasilkan output sebsgsi berikut :
Percobaan 1
A B QA QB
1. 0 0 1 1 Terlarang
2. 1 0 0 1 Reset
3. 1 1 0 1 Stabil
4. 0 1 1 0 Set
5. 1 1 1 0 Stabil
6. 0 1 1 0 Set
7. 1 1 1 0 Stabil
8. 1 0 0 1 Reset
9. 1 1 0 1 Stabil
10. 1 0 0 1 Reset
11. 1 1 0 1 Stabil
12. 0 1 1 0 Set
13. 1 1 1 0 Stabil

Penjelasan cara kerja flip-flop SR di atas dapat diringkas seperti berikut :

1) A = B = 1. Keadaan ini tidak memiliki pengaruh terhadap keluaran flip-
flop. Keluaran- keluaran QA dan QB akan tetap apapun keadaan masukan
yang mendahuluinya.
2) A = 0 dan B = 1. Keadaan ini akan selalu mengakibatkan keluaran menuju
ke keadaan Q = 1, dan akan tetap terjadi sampai sesudah S kembali ke 1.
Keadaan ini dikatakan bahwa flip-flop di-set.
3) A = 1 dan B = 0. Keadaan ini selalu menghasilakn Q = 0, dan akan tetap
bertahan sampai setelah R kembali menjadi 1. Keadaan ini dikatakan bahwa
flip-flop di-reset.
4) A = B = 0. Keadaan ini berusaha men-set dan me-reset secara bersamaan
dan menghasilkan keluaran tidak konsisten dengan flip-flop. Keadaan ini
adalah terlarang.
Pada percobaan 2 , operasi loogika SR Bistable yang dibangun dengan
gerbang NAND dengan input pembalik menghasilkan output seperti pada tabel
berikut
A B QA QB
1. 1 1 1 1 Terlarang
2. 1 0 1 0 Reset
3. 0 0 1 0 Stabil
4. 1 1 1 1 Terlarang
5. 0 1 0 1 Set
6. 0 0 0 1 Stabil

1) A = B = 1. Keadaan ini berusaha men-set dan me-reset secara bersamaan

dan menghasilkan keluaran tidak konsisten dengan flip-flop. Keadaan ini
adalah terlarang.
 2) A = 0 dan B = 1. Keadaan ini akan selalu mengakibatkan keluaran menuju
ke keadaan Q = 1, dan akan tetap terjadi sampai sesudah S kembali ke 1.
Keadaan ini dikatakan bahwa flip-flop di-set.
3) A = 1 dan B = 0. Keadaan ini selalu menghasilakn Q = 0, dan akan tetap
bertahan sampai setelah R kembali menjadi 1. Keadaan ini dikatakan bahwa
flip-flop di-reset.
4) A = B = 0. Keadaan ini tidak memiliki pengaruh terhadap keluaran flip-
flop. Keluaran- keluaran QA dan QB akan tetap apapun keadaan masukan
yang mendahuluinya.

Pada percobaan 3 , operasi loogika SR Bistable yang dibangun dengan

gerbang NOR menghasilkan output seperti pada tabel berikut
A B QA QB
1. 1 1 0 0 Terlarang
2. 1 0 0 1 Set
3. 0 0 0 1 Stabil
4. 1 1 0 0 Terlarang
5. 0 1 1 0 Reset
6. 0 0 1 0 Stabil

Berdasarkan tabel di atas , kebenaran untuk flip-flop NOR dapat

dikemukankan penjelasan sebagai berikut :
1) A = B = 0. Keadaan ini tidak memiliki pengaruh terhadap keluaran flip-flop.
Keluaran-keluaran Q dan Q akan tetap apapun keadaan masukan yang
mendahuluinya.
2) A = 1 dan B = 0. Keadaan ini akan selalu mengakibatkan keluaran menuju ke
keadaan Q = 1, dan akan tetap terjadi sampai sesudah S kembali ke 0.
Keadaan ini dikatakan bahwa flip-flop di-set.
3) A = 0 dan B = 1. Keadaan ini selalu menghasilakn Q = 0, dan akan tetap
bertahan sampai setelah R kembali menjadi 0. Keadaan ini dikatakan bahwa
flip-flop di-reset.
 4) A = B = 1. Keadaan ini berusaha men-set dan me-reset secara bersamaan dan
menghasilkan keluaran tidak konsisten dengan flip-flop karena Q = Q = 0.
Jika masukan dikembalikan ke 0 secara bersamaan, keluarannya tidak dapat
diprediksi.Keadaan ini adalah terlarang.
V. KESIMPULAN
Dari kegiatan praktikum yang telah dilakukan, maka dapat diperoleh kesimpulan
sebagai berikut :
1. Prinsip dasar dari flip-flop adalah suatu komponen elektronika dasar yang dapat
bekerja secara sekuensial. Flip-flop bersifat Bistable yang artinya: dua kondisi yang
stabil 0 atau 1, dan kondisi ini akan tetap atau tidak berubah jika tidak ada input yang
masuk.
2. Jenis jenis Rangkaian Flip Flop diantaranya yaitu :
a. Reset-Set (RS) Flip Flop
b. Set-Riset Flip Flop dengan clock
c. Delay (D) Flip Flop
d. JK Flip Flop
e. Master-Slave JK Flip Flop
f. Toggle (T) Flip Flop
3. Sifat dari rangkaian pada SR bistable dengan gerbang NAND Sederhana adalah akan
tetap stabil apabila input A=B=1, Set apabila A=0 dan B=1, Reset apabila A=1 B=0
dan berada pada daerah terlarang apabila A=B=0
4. Sifat dari rangkaian pada SR bistable dengan gerbang NAND dengan pembalik adalah
akan tetap stabil apabila input A=B=0, Set apabila A=0 dan B=1, Reset apabila A=1
B=0 dan berada pada daerah terlarang apabila A=B=1
5. Sifat dari rangkaian pada SR bistable dengan gerbang NOR adalah akan tetap stabil
apabila input A=B=0, Set apabila A=1 dan B=0, Reset apabila A=0 B=1 dan berada
pada daerah terlarang apabila A=B=1
VI. DAFTAR PUSTAKA
Arimurti, Yesiana. (2017) Petunjuk Praktikum Elektronika Dasar II. Surakarta: FKIP
UNS
Atho. (2012). Modul IV Flip Flop. sunarto-ok.blogspot.com/2008/09/flip-flop.html
diakses pada 16 Maret 2017