Nama : Reni Hardianti

NIM : 11555202569

Kelas : TEI V

Tugas ke : IV

Mata Kuliah : PSE

Buatlah Program dan Simulasi Full Adder menggunakan Aplikasi Quartus II !

a. Full Adder

Rangkaian full adder ialah menambahkan tiga bilangan biner satu bit (A B Cin) dan
menghasilkan dua bilangan biner satu bit, jumlah (S) dan carry (Cout). Tabel Kebenaran
menggambarkan fungsionalitas full adder. Jumlah (S) output dalam keadaan High bila jumlah
ganjil input High. Cout adalah keluaran High, bila dua atau lebih input logika High. VHDL
Code untuk full adder juga bisa dibangun dengan 2 half adder Port mapping ke full adder.

A
S
B
Cout
Cin

b. Tabel Kebenaran

Cin B A S Cout
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1
c. Gerbang Logika

d. Program VHDL Full Adder

e. Hasil Simulasi :

Sumber : http://allaboutfpga.com/vhdl-code-for-full-adder/#Full_Adder_Logic_Circuit