LAPORAN PROYEK AKHIR

IMPLEMENTASI RANGKAIAN COUNTER PADA DIGITAL CLOCK

I. Tujuan
Proyek akhir dengan judul implementasi rangkaian counter pada jam digital bertujuan untuk
mengaplikasikan rangkaian – rangakaian digital (timer,BCD to Seven Segment , counter) ke dalam
bentuk jam digital.

II. Dasar Teori

Pada era sekarang ini kebanyakan barang – barang elektronik dalam penerapannya
menggunakan prinsip – prinsip logika atau yang dinamakan prinsip digital, dengan semakin maju cara
berfikir kita, semakin bermacam –macam pula variasi suatu barang elektronika yang memanfaatkan
prinsip rangkaian logika atau digital ini. Sehingga sekarang tidak menutup kemungkinan jika dimana
– mana menemukan bermacam – macam alat yang memanfaatkan fungsi tersebut. Berdasarkan
fakta diatas, maka kami ingin membuat suatu rangkaian sederhana yang memanfaatkan prinsip kerja
rangkaian logika atau digital, lebih jelasnya kami mencoba mempraktekan teori yang sebelumnya
telah kami dapatkan kedalam bentuk sebuah rangkaian yaitu jam digital. Jam elektronika digital yang
terdiri dari pencacah yang merupakan komponen terpenting dari sistem jam digital

Rangkaian tersusun atas beberapa rangkaian dasar antara lain :

1. Timer

Bagian pembangkit clock merupakan bagian yang berfungsi untuk menghasilkan pulsa
clock. Pulsa clock yang dihasilkan digunakan untuk semua bagian atau sistem agar bekerja
secara sinkron. Frekuensi clock adalah frekuensi kerja dari sebuah sistem digital. Pada
perancangan rangkaian pembangkit pulsa clock dapat digunakan IC NE555 sebagai
komponen utama rangkaian pembangkit clock. IC NE555 dikonfigurasikan menjadi
multivibrator astabil. Berikut rangkaian pembangkit clock dengan IC NE555

Clock Pulse

Gambar 1 : Rangkaian Timer dengan IC 555

 2. Regulator 5V
Rangkaian regulator sederhana ini akan menghasilkan tegangan output stabil 5 Volt
dengan syarat tegangan input yang diberikan minimal 7-8 Volt (lebih besar dari tegangan
output) sedangkan batas maksimal tegangan input yang diperbolehkan dapat dilihat pada
datasheet IC 7805 karena jika tidak maka tegangan output yang dihasilkan tidak akan stabil
atau kurang dari 5 Volt.

3.

Gambar 2 : Rangkaian regulator dengan IC 7805

3.

3. Decade Counter

Counter merupakan sebuah rangkaian sekuensial yang mengeluarkan urutan state-

state tertentu,yang aplikasi dari pulsa-pulsa inputnya dapat berupa pulsa clock atau pulsa
yang dibangkitkan oleh sumber eksternal dan muncul pada interval waktu tertentu Counter
banyak digunakan pada peralatan yang berhubungan dengan teknologi digital, biasanya
untuk menghitung jumlah kemunculan sebuah kejadian/event atau untuk menghitung
pembangkit waktu Counter yang mengeluarkan urutan biner dinamakan Biner Counter

Gambar 3 : Rangkaian counter dengan IC 7490

4. Decoder BCD to Seven Segment

Dekoder BCD ke seven segment digunakan untuk menerima masukan BCD 4-bit dan
memberikan keluaran yang melewatkan arus melalui segmen untuk menampilkan angka
desimal. Jenis dekoder BCD ke seven segment ada dua macam yaitu dekoderyang berfungsi
untuk menyalakan seven segment mode common anoda dan dekoder yang berfungsi untuk
menyalakan seven segment mode common katoda.
IC 74LS47 merupakan dekoder BCD ke seven segment yang berfungsi untuk menyalakan
sevent segment mode common anode. Gambar dan konfigurasi pena-pena IC
74LS47 ditunjukkan pada gambar berikut :

Gambar 4 : IC 7447

Dekoder BCD ke seven segment mempunyai masukan berupa bilangan BCD 4-bit (masukan
A, B, C dan D). Bilanga BCD ini dikodekan sehingga membentuk kode tujuh segmen yang
akan menyalakan ruas-ruas yang sesuai pada seven segment. Masukan BCD diaktifkan oleh
logika ‘1’, dan keluaran dari dekoder 7447 adalah aktif low. Tiga masukan ekstra juga
ditunjukkan pada konfigurasi pin IC 7447 yaitu masukan (lamp test), masukan (blanking
input/ripple blanking output), dan (ripple blanking input).

Berikut adalah Tabel kebenaran dari IC 74LS47 :

 III. Blok Diagram Sistem Kerja Rangkaian

INPUT COUNTER DECODER OUTPUT

IV. Komponen yang Digunakan

1. IC 7447 6 buah

2. IC 7490 6 buah

3. IC 7805 1 buah

4. NE 555 1 buah

5. Resistor 330 44 buah

6. Resistor 10k 2 buah

7. Resistor 15k 1 buah

8. Resistor 220k 1 buah

9. Capasitor 100u 1 buah

10. Capasitor 0.33u 1 buah

11. Capasitor 0.1u 1 buah

12. Capasitor 10n 1 buah

13. LED 4 buah

14. 7-Segment 6 buah

15. Diode N4148 2 buah

ANALISA

Rangkaian Power Supply

Pada rangkaian jam digital ini digunakan supply dari adaptor 12V/1A. Karena pada rangkaian ini sebagian
komponennya menggunakan IC TTL maka dibutuhkan input tegangan VCC sebesar 5V, apabila tegangan
input melebihi 5V IC akan rusak. Maka dari itu diperlukan regulator untuk merubah tegangan input 12V
menjadi 5V dengan menggunkan IC 7805 dan 2 buah kapasitor 0,1uF dan 0,33uF. Adapun dalam
rangkaian power supply ini masih terdapat kelemahan sehingga ketika daya masuk kedalam rangkaian
IC7805 mengalami kenaikan suhu sehingga menyebabkan rangkaian tidak dapat bertahan lama. Analisa
sementara disebabkan arus dari adaptor melebihi kapasitas dari arus yang semestinya diterima oleh IC
7805.

Rangkaian Detik

Detik terdiri dari satuan 0-9 dan puluhan 0-5. Pada saat puluhan di posisi 5 dan satuan di posisi 9 yang
berarti detik ke 59, maka rangkaian detik ini akan me-reset menjadi 0-0 dan akan menambah 1 pada
satuan menit. Untuk memperoleh tampilan 0-9 pada satuan detik, maka IC 1 (7490) diset sebagai
pembagi 10. Master reset dihubungkan dengan QB dan QD karena pada prinsipnya kita me-reset angka
10 sehingga angka tersebut tidak muncul. Sementara angka 10 dalam biner adalah 1010 dimana digit
paling kiri adalah MSB. Di dalam me-reset kita menghubungkan digit yang bernilai 1 yang terdapat dalam
biner dengan master reset (RO1 dan RO2) maka dalam me-reset angka 10 kita menghubungkan QB
dengan RO1 dan QD dengan RO2 atau sebaliknya. CLKA dihubungkan dengan langsung dengan
pembangkit clock yang menggunakan IC NE 555 dan CLKB dihubungkan dengan QA karena pada
dasarnya IC counter terdiri dari beberapa flip-flop yang saling berhubungan. Untuk mengeset nilai
puluhan, kita mereset angka 6 dalam hal ini adalah QD dihubungkan ke CLKA pada IC2(rangkaian detik
bagian puluhan) sementara itu CLKB dihubungkan dengan QA pada IC2 RO1 dihubungkan ke QB dan
RO2 dihubungkan ke QC untuk mereset kaeluaran jika output sudah bernilai 0110 (biner dari 6).

Rangkaian Menit

Prinsip dari rangkaian menit sama dengan rangkaian detik yaitu terdiri dari satuan 0-9 dan puluhan 0-5.
Pada saat puluhan di posisi 5 dan satuan di posisi 9 yang berarti menit ke 59, maka rangkaian menit akan
me-reset menjadi 0-0 dan akan menambah 1 pada rangkaian jam. Untuk memperoleh tampilan 0-9 pada
satuan menit, maka IC 3 (7490) diset sebagai pembagi 10. Master reset dihubungkan dengan QB dan
QD karena pada prinsipnya kita me-reset angka 10 sehingga tidak tidak ditampilkan. . Di dalam me-reset
kita menghubungkan digit yang bernilai 1 yang terdapat dalam biner dengan master reset (RO1 dan
RO2) maka dalam me-reset angka 10 kita menghubungkan QB dengan RO1 dan QD dengan RO2 atau
sebaliknya. CLKA dihubungkan dengan dengan QC dan CLKB dihubungkan dengan QA pada dari IC 4
(7490).

Rangkaian Jam

untuk rangkaian jam pada dasarnya mempunyai prinsip kerja yang sama dengan rangkaian menit dan
detik hanya saja pada rangkaian jam dibatasi hanya counter 24 dimana sehingga untuk membatasai
counter ditambahkan IC 7408 dimana ketika IC5 (7490) sudah mencapai angka 4 akan memunculkan
logika 1 dan IC6 (7490) yang telah menunjuk angka 2 juga mengeluarkan logika 1. Outputan dari kedua
IC ini dimasukkan kedalam gerbang logika (gerbang AND) yang terdapat dalam IC7408 untuk kemudian
outputan dari IC7408 di masukkan kedalam master reset. Karena master reset bersifat aktif high ketika
dapat logika 1 maka secara otomatis akan me-reset IC.
Lampiran :

 IC 555

 IC 7408
 Datasheet IC 7490

 Datasheet 7-Segment Common Anode

 Rangkaian Simulasi

VCC

U7 U1 R1
14 12 7 13
1
CKA Q0
9 1
A QA
12
R2
CKB Q1
8 2
B QB
11
R3
330
U14:A Q2
11 6
C QC
10
R4
330
1 2
Q3
4
D QD
9
R5
330
3 3
R0(1)
5
BI/RBO QE
15
R6
330
2 6
R0(2)
3
RBI QF
14
R7
330
R9(1) LT QG 330
7
R9(2) 330
7408 74LS47
74LS90

VCC U8 U2 R8
14 12 7 13
1
CKA Q0
9 1
A QA
12
R9
CKB Q1
8 2
B QB
11
R10
330
Q2
11 6
C QC
10
R11
330
2
Q3
4
D QD
9
R12
330
3
R0(1)
5
BI/RBO QE
15
R13
330
6
R0(2)
3
RBI QF
14
R14
330
R9(1) LT QG 330
7
R9(2) 330
74LS47
74LS90

U9 U3 R15
14 12 7 13
1
CKA Q0
9 1
A QA
12
R16
CKB Q1
8 2
B QB
11
R17
330
Q2
11 6
C QC
10
R18
330
2
Q3
4
D QD
9
R19
330
3
R0(1)
5
BI/RBO QE
15
R20
330
6
R0(2)
3
RBI QF
14
R21
330
R9(1) LT QG 330
7
R9(2) 330
74LS47
74LS90

U10 U4 R22
14 12 7 13 R23
CKA Q0 A QA
1 9 1 12 R24
330
CKB Q1 B QB
8 2 11 R25
330
Q2 C QC
11 6 10 R26
330
Q3 D QD
2 4 9 R27
330
R0(1) BI/RBO QE
3 5 15 R28
330
R0(2) RBI QF
6 3 14 330
R9(1) LT QG
7 330
R9(2)
74LS47
VCC 74LS90

U11 U5 R29
14 12 7 13 R30
CKA Q0 A QA
1 9 1 12 R31
330
CKB Q1 B QB
8 2 11 R32
330
Q2 C QC
11 6 10 R33
330
U13 Q3 D QD
2 4 9 R34
8

R0(1) BI/RBO QE 330

3 5 15 R35
330
R0(2) RBI QF
C2 4 3 6 3 14
VCC

R Q R9(1) LT QG 330
100u R44 7
R9(2) 330
7 13k 74LS47
DC
74LS90
5
CV
GND

C1 2 6 R43 U12 U6 R36

TR TH
10n 220 14 12 7 13 R37
CKA Q0 A QA
1 9 1 12 R38
330
CKB Q1 B QB
1

555 8 2 11 R39
330
Q2 C QC
11 6 10 R40
330
Q3 D QD
2 4 9 R41
330
R0(1) BI/RBO QE
3 5 15 R42
330
R0(2) RBI QF
6 3 14 330
R9(1) LT QG
7 330
R9(2)
74LS47
74LS90

COUNTER DECODER
TIMER
  Board Design

Layout Atas

Layout Bawah